2010 Fiscal Year Annual Research Report
シリコンナノディスクアレイ構造を用いた知能情報処理デバイス・回路の開発
| Project/Area Number |
22240022
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
森江 隆 九州工業大学, 大学院・生命体工学研究科, 教授 (20294530)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
寒川 誠二 東北大学, 流体科学研究所, 教授 (30323108)
高橋 庸夫 北海道大学, 情報科学研究科, 教授 (90374610)
古川 徹生 九州工業大学, 大学院・生命体工学研究科, 教授 (50219101)
|
|---|
| Keywords | ナノディスクアレイ構造 / スパイキングニューロン / CMOSデバイス / ゆらぎ |
|---|
| Research Abstract |
1ナノ構造の最適化と情報処理回路への応用
積分発火型スパイキングニューロンモデルでのスパイクパルス入力に対するアナログ応答(シナプス後電位:PSP)において,PSP信号のゆらぎが脳型処理に有効に働くことに注目し,ゆらぎ量の制御電極の配置依存性やナノ構造アレイパターン依存性を回路シミュレーションによって調べた.その結果,制御電極の位置によりPSPのゆらぎ量を変えられることがわかった.また,入力電圧値を変えることにより相対的にゆらぎ量を調節できること,1次元アレイの方が2次元アレイよりも平均化効果が小さいためにゆらぎを大きくできることなどを見いだした
2ナノ構造の物理特性解明,標準CMOSプロセスとの結合
ナノディスクアレイ構造の電圧-電流特性の温度依存性などを調べた.その結果,ナノディスク膜厚2nmでは,60K以下の低温では抵抗値がほとんど変化しないが,それ以上の温度では抵抗値が減少すること,ナノディスクの膜厚によって活性化エネルギーが制御できることを明らかにした
CMOSデバイスとナノ構造との結合の検討については,0.25μm標準CMOS技術を用いてMOSトランジスタを試作し,配線層を研磨によりエッチバックして,その上にナノディスクアレイ構造の材料となるSi膜を堆積した.しかし,低温で堆積する必要があったために膜質が十分でなく,以降のプロセスを断念した,このため,CMOSとナノ構造の製造工程自体を見直し,実験室レベルで全工程を行うことし,次年度の計画を立案した
3ナノ構造による計算手法の考案と情報処理モデルの最適化
モジュラーネットワーク自己組織化マップ(mnSOM)モデルについて,ゆらぎまたはノイズを積極的に利用することで性能向上が図れることを見いだし,次年度に向けて検討を進めることとした
|
