2012 Fiscal Year Annual Research Report
次世代低消費電力ＬＳＩ回路のための電力調整型テスト方式に関する研究
| Project/Area Number |
22300017
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
温 暁青 九州工業大学, 情報工学研究院, 教授 (20250897)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
宮瀬 紘平 九州工業大学, 情報工学研究院, 助教 (30452824)
梶原 誠司 九州工業大学, 情報工学研究院, 教授 (80252592)
|
|---|
| Project Period (FY) |
2010-04-01 – 2013-03-31
|
| Keywords | LSIテスト / 低電力テスト / テスト電力調整 / 遅延テスト / 微小遅延故障 / 活性化パス / 高品質化 / 高信頼化 |
|---|
| Research Abstract |
平成24年度は、電力調整技術の圧縮スキャン環境への拡張手法、及び、各要素技術の融合による電力調整型テスト方式（PAT）の確立を目標に実施した結果、以下の研究成果が得られた。
●研究成果１（電力調整技術の圧縮スキャン環境への拡張手法の提案）
組合せ方式のテスト入力展開器を有する圧縮スキャンテスト環境において、半導体企業で広く使用されているテスト生成ツールの実行フローから、テスト電力調整に必要なドントケアビット（X-bit）を抽出する技術を提案した。大規模実LSI回路による評価実験を行った結果、提案技術の有効性が確認された。これによって、本研究事業で確立された電力調整技術の迅速な実用化が期待できる。
●研究成果２（各要素技術の融合による電力調整型テスト方式（PAT）の確立）
電力解析、電力調整エリア特定、電力調整、圧縮対応などの要素技術を融合し、必要に応じて電力調整エリアにおける局所テスト電力を増減させる電力調整型テスト方式（PAT）に基づくシステムを完成した。テスト電力しきい値、電力影響領域の広さ、活性化パスの分類基準値を実テスト設計フローに合わせて調整できるようにした。更に、大規模実LSI回路及び実テスト設計ツールを用いた評価実験を実施し、構築したPATシステムの有効性及び拡張性を確認した。
|
| Current Status of Research Progress |
Reason
24年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
24年度が最終年度であるため、記入しない。
|
Research Products
(10 results)
-
-
[Journal Article] Launch-on-Shift Test Generation for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains2012
Author(s)
S. Wu, L.-T. Wang, X. Wen, Z. Jiang, W.-B. Jone, M. S. Hsiao, L. Tan, Y. Zhang, C.-M. Li, J.-L. Huang
-
Journal Title
ACM Transactions on Design Automation of Electronic Systems
Volume: Vol. 17, Iss. 4
Pages: Article No. 48
DOI
Peer Reviewed
-
-
-
-
-
-
-
-
