2010 Fiscal Year Annual Research Report
| Project/Area Number |
22340068
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Research Institution | High Energy Accelerator Research Organization |
|---|
Principal Investigator |
中尾 幹彦 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (80290857)
|
|---|
| Keywords | 素粒子実験 / Bファクトリー / データ収集 / トリガ分配 / シリアルデータ転送 |
|---|
| Research Abstract |
平成22年度は研究計画通り主に高エネルギー加速器研究機構のBelle II実験を想定した超高頻度トリガシステムにおいてトリガ信号とクロック信号を分配する方法を研究するための試験回路基板の設計および製作を行うことを主に行った。この基板にはXilinx社のVirtex5 FPGAを使用し、ISERDES/OSERDESと呼ばれるシリアルリンク機能一枚の基板で計42ポート実装することによりトリガ信号の分配を高速に行うことを可能としている。より安価なSpartan6 FPGAの使用も検討したが、機能面で不足があることが判明した。この基板をまず2枚製作して、基本的な機能の動作を確認した。これらの基本的な機能には、VMEおよびネットワーク経由による基板の制御機能、クロックの受信、ジッタクリーナによるジッタの低減および分配、JTAGプロトコルを遠隔に使用できるための機能、ISERDES/OSERDES機能などが含まれるが、多少の基板上での回路の修正の後にすべて動作することを確認した。この試験結果をもとに、部品の実装方法などを多少見直して、同じ基板を追加で3枚製作した。追加で製作した基板を用いて、ISERDES/OSERDES機能による基板間の信号伝達の基礎的なファームウェアの部品を開発することや、クロック分配することによるジッタの劣化や、ジッタクリーナによる回復の様子を測定することがすでに出来ている。初年度で本研究に最低限必要な試験回路基板を用意することが出来たことにより、平成23年度以降のトリガシステムのデッドタイムレス化の研究に必要なアルゴリズムを実証するためのファームウェアを開発する実行環境を構築することができた。
|
Research Products
(2 results)
