2012 Fiscal Year Annual Research Report
| Project/Area Number |
22340068
|
|---|
| Research Institution | High Energy Accelerator Research Organization |
|---|
Principal Investigator |
中尾 幹彦 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (80290857)
|
|---|
| Project Period (FY) |
2010-04-01 – 2015-03-31
|
| Keywords | 素粒子実験 / トリガシステム / 高速シリアル転送プロトコル / Bファクトリー / 国際研究者交流(ドイツ) |
|---|
| Research Abstract |
平成24年度の前半は、平成22年度に製作したトリガ信号とクロック信号を分配する回路を用いて、トリガ信号を分配する方法の研究で平成23年度に開発したデッドタイム最小化のためのトリガ情報転送プロトコルをFPGAのファームウェアとして開発し、シリアルデータ転送のクロック間隔より細かい時間情報を正しく伝達できること、またシリアルデータ転送の空き時間を使って同時に他の必要な情報も同期送信できること、予想通りの伝達時間で信号伝達が可能であることを確認した。アルゴリズムはC言語により記述したシミュシーョンに基いており、その結果を検証できた。ファームウェアは VHDL 言語で記述したため一般には通常の計算機言語で記述したアルゴリズムを移植することは困難であるが、今回は VHDL言語を意識した記法により移植が容易になった。
平成24年度の後半は、クロック信号のジッタ軽減のために回路基板の改版を行った。クロック信号のジッタは、このクロックを基準クロックとして使用する高速データ転送システムが正しく動作するために 10 ピコ秒代前半である必要があった。前回製作した回路基板ではクロックとトリガ信号を同一の FPGA で扱っていたためトリガ信号がクロックに干渉し、ただしトリガ信号はクロックに同期した信号であるため、その位相を一定の範囲にとどめておくと干渉の影響を受けにくいことがわかったため、そのつど位相をチューニングをしていた。クロック分配用に別の素子を使用するのが望ましいことはわかっていたが、安価なタイプのFPGAにその役目を負わすことが出来ることが試験回路を用いて判明したため再設計を行うことにした。素子を追加することになるため基板設計の制約が増えたが、期待通りにチューニングなしで低ジッタのクロック分配の可能な回路基板を平成24年度内に製作することが出来た。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
回路基板の改版を行う必要が出たため当初の予定以上には進展することは出来なかったが、逆に当初の予定以上の性能で動作する回路基板を作成することが出来た。その分ファームウェアの開発には時間がかかっているが、おおむね想定の範囲内である。
|
| Strategy for Future Research Activity |
平成25年度には加速器のテストビームを使用したテスト実験においてデッドタイムレストリガシステムの試験を予定しており、非常に重要なステップとなる予定である。現在のところ、必要な開発研究等の予定で問題は生じていないが、必要に応じて何をどのように開発してゆくかについては柔軟に対応してゆく予定である。
|
