2010 Fiscal Year Annual Research Report
モンテカルロ法にもとづくタイミング解析高速化の研究
| Project/Area Number |
22360143
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
佐藤 高史 京都大学, 情報学研究科, 教授 (20431992)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
越智 裕之 京都大学, 情報学研究科, 准教授 (40264957)
筒井 弘 京都大学, 情報学研究科, 助教 (30402803)
|
|---|
| Keywords | 集積回路設計 / 電子回路CAD / タイミング解析 / モンテカルロ法 |
|---|
| Research Abstract |
今年度は主として、モンテカルロ法による統計的タイミング解析高速化の基盤となる、タイミング解析手法のアルゴリズム、およびばらつきモデルの基礎検討を行った。1)タイミング解析アルゴリズムに関しては、複数の実現手法を比較検討し、まずは最もシンプルな形態の一つである、回路の最遅到着時間の伝搬をFPGA上にタイミンググラフの構造通りに実現する方法、を考案しその性能を評価した。この実現方法では、タイミンググラフ上を伝播させる最遅到着時間の計算が、グラフの各節点について並列に、かつパイプライン的に実行できる。この結果、小規模な回路では、ソフトウェア実装と比較して87倍の高速化が可能であるとの見込みを得ている。一方でこの手法の評価を通じて、乱数発生器の実装が計算効率と解析可能な回路規模を制約する主要因であることが明らかとなった。ハードウェアの並列性を最大限に活用しつつ解析規模を拡大する手法を検討することが今後の重要な課題の一つとなる。ハードウェア実装時の設計空間探索等についても基礎的な検討を行った。2)ばらつきモデルに関しては、トランジスタのしきい値等の特性ばらつき量を測定により把握する方法について検討した。特に、リングオシレータ回路を用いる測定方法は、ディジタル回路のみを用いて面積効率よくばらつき測定が実現できることから、今後、多くの回路に組み込まれ、タイミング解析結果と合わせて回路性能の向上へ活用されていくことが期待される。温度変動など非理想的な環境要因がばらつき量の測定に与える影響を考慮して測定精度を向上する方法を提案し、またばらつきにより変化する回路のタイミングを、実測に基づいて確認するための基礎データを得た。
|
Research Products
(12 results)
-
-
-
-
-
-
-
[Presentation] Path clustering for adaptive test2010
Author(s)
Takumi Uezono, Tomoyuki Takahashi, Michihiro Shintani, Kazumi Hatayama, Kazuya Masu, Hiroyuki Ochi, Takashi Sato
Organizer
IEEE VLSI test symposium (VTS)
Place of Presentation
Santa Cruz, USA
Year and Date
20100419-20100422
-
-
-
-
-
