• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2012 Fiscal Year Annual Research Report

セルオートマトンアーキテクチャによる多重解像度・統合処理LSIの研究

Research Project

Project/Area Number 22500115
Research InstitutionHokkaido University

Principal Investigator

池辺 将之  北海道大学, 情報科学研究科, 准教授 (20374613)

Project Period (FY) 2010-04-01 – 2013-03-31
Keywordsセルオートマトン / 局所 / 大局 / 画像処理
Research Abstract

本研究の目的は、非ノイマン型アーキテクチャであるセルオートマトンを用いて、相互作用演算を多重解像度で行い、それを統合処理するアルゴリズム及び情報処理LSIを開発することである。局所的なパターン生成に留まらず、画質向上処理やネットワーク解析等の実アプリケーションへの展開を重要視した。
まず、画像処理分野として、簡略化した特徴抽出(中・低解像度)において、セルオートマトンの任意の線分に対して、線分を中間解像度で分割する。次に分割された曲線に対し、局所相互作用のみで、1.曲線を囲む矩形領域を生成。2.矩形領域を細線化。3.細線化図形を等方的に縮退し中点を探索。1-3の処理を解像度に合わせて繰り返すことで、任意の曲線で構成された図形を、近接相互作用のみで直線のみで構成される図形に変換するアルゴリズムを開発した。
超解像において、1枚の画像から高速・高品質な高解像度画像生成を開発・FPGA実装した。目的解像度よりも、更に拡大高解像度化された画像を生成、近接拡散ルールを適用することで、超解像処理のジャギー(ギザギザ状のアーティファクト)を3次元CG作成時のアンチエイリアスの問題に帰着させ、少ないラインバッファで、Bicubic補間よりも優れた超解像を実現した。
また、局所ヒストグラムを用いた変換処理において、局所輝度変換特性が、大局処理に分離できることを明らかにした。そして、局所ヒストグラム生成において、その分布を混合ガウスで近似することで、処理を高速化および局所・大局の独立・同時制御を可能にした。ソフトウェアを開発し、実証した。
ネットワーク解析・実証の為、RF-ID用のICチップを設計し、外部からの電波によって、チップが駆動すること確認した。

Current Status of Research Progress
Reason

24年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

24年度が最終年度であるため、記入しない。

  • Research Products

    (6 results)

All 2013 2012

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (4 results)

  • [Journal Article] FPGA Implementation of Single-Image Super Resolution based on Frame-Bufferless Box Filtering2013

    • Author(s)
      (Yuki Sanada), Takanori Ohira, Satoshi Chikuda, Masaki Igarashi, Masayuki Ikebe, Tetsuya Asai, and Masato Motomura
    • Journal Title

      Journal of Signal Processing

      Volume: vol. 17 Pages: (in press)

    • Peer Reviewed
  • [Journal Article] Fast bilateral filtering using recursive moving sum"2012

    • Author(s)
      (M. Igarashi), M. Ikebe, S. Shimoyama, J. Motohisa
    • Journal Title

      Nonlinear Theory and Its Applications, IEICE

      Volume: Vol. 3 Pages: 222-232

    • DOI

      10.1587/nolta.3.222

    • Peer Reviewed
  • [Presentation] FPGA implementation of single-image super resolution based on frame-bufferless box filtering2013

    • Author(s)
      (Sanada Y)., Ohira T., Chikuda S., Igarashi M., Ikebe M., Asai T., and Motomura M.
    • Organizer
      2013 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing,
    • Place of Presentation
      Courtyard King Kamehameha's Kona Beach Hotel(USA)
    • Year and Date
      20130304-20130307
  • [Presentation] Analyzing Tone Mapping form Based on Retinex and Local Histogram Equalization2013

    • Author(s)
      (Kato N)., Ikebe M., Igarashi M., Mizuno A.
    • Organizer
      2013 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing,
    • Place of Presentation
      Courtyard King Kamehameha's Kona Beach Hotel(USA)
    • Year and Date
      20130304-20130307
  • [Presentation] A 11B 5.1uW Multi-Slope ADC with a TDC Using Multi-Phase Clock Signals2012

    • Author(s)
      (K. Kim), M. Ikebe, J. Motohisa, E. Sano
    • Organizer
      IEEE Int'l Conf. Electronics Circuits and Systems(ICECS2012)
    • Place of Presentation
      Hotel Barcero Renacimiento,Seville(Spain)
    • Year and Date
      20121209-20121212
  • [Presentation] A Ramp-wave Generator with Interleaved DACs for Single-slope ADC2012

    • Author(s)
      (D. Uchida), M. Ikebe, J. Motohisa and E. Sano
    • Organizer
      International Conference on Solid State Devices and Materials (SSDM2012)
    • Place of Presentation
      Kyoto International Conference Center(Japan)
    • Year and Date
      20120925-20120927

URL: 

Published: 2014-07-24  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi