2010 Fiscal Year Annual Research Report
表面再構成制御成長法を用いたSi上InSb系超高速・超低消費電力デバイスの作製
| Project/Area Number |
22560323
|
|---|
| Research Institution | University of Toyama |
|---|
Principal Investigator |
森 雅之 富山大学, 理工学研究部(工学), 准教授 (90303213)
|
|---|
| Keywords | InSb / 表面再構成制御成長法 / ヘテロエピタキシャル成長 / MOSダイオード / FET / Si(111)基板 |
|---|
| Research Abstract |
我々はこれまで、Si(111)表面上のIn誘起表面再構成構造に1原子層程度のSbを吸着させることにより形成されるInSb単分子層を介して高品質なInSb薄膜をエピタキシャル成長させる、表面再構成制御成長法を提案してきた。
今年度は、Si基板上InSb薄膜の更なる高移動度化のため、InSb単分子層形成時のIn吸着量及び二段階成長のうち1層目の成長条件に着目し最適化を試みた。初期のIn吸着量、1層目の基板温度、蒸着量、蒸着レートを様々な条件で変化させて試料を作製し評価した結果、初期のIn吸着量を1.5MLに、また、これまでよりも基板温度を高く、蒸着量を少なく、蒸着レートを遅くすることで蒸着条件を最適化できた。この結果、膜厚1μmの試料において室温の電子移動度がこれまでの最高24,000cm^2/Vsから39,600cm^2/Vsにまで大きく向上した。
得られたInSb薄膜の成長方向における移動度分布を調査するため、クエン酸系の溶液による一定膜厚のエッチングと測定を繰り返した。これにより、計算によってエッチングされた部分の移動度が得られる。その結果、移動度の向上が、界面付近の低移動度層の減少に起因し、薄膜表面付近の移動度が61,000cm^2/Vsに達することが分かった。
Si基板上におけるInSbを用いたFET実現に向け、InSb-MOSダイオードの試作とC-V特性の評価を行った。得られた高移動度InSb薄膜上に、絶縁層として界面準位の少ない薄膜成長が期待できる原子層成長(ALD)法を用いて、基板温度250℃で厚さ30nmのAl_2O_3薄膜を堆積させた。今回はノンアロイオーミック電極を用いたが、界面準位が多く、またInSbのバンドギャップが狭いため、キャリアの生成-再結合速度が速く、0V付近の容量の変化量が予想される値よりも小さく(予想では40%だが10%程度)、また正孔の注入が逆バイアス印加時に起こるため、高周波特性においても逆バイアス印加時に容量の増加が見られた。しかし、これらの結果より特性としては不十分ではあるものの、ゲート電圧によりフェルミレベルを伝導帯から価電子帯まで制御できていることが分かった。
|
