2011 Fiscal Year Annual Research Report
表面再構成制御成長法を用いたSi上InSb系超高速・超低消費電力デバイスの作製
| Project/Area Number |
22560323
|
|---|
| Research Institution | University of Toyama |
|---|
Principal Investigator |
森 雅之 富山大学, 理工学研究部(工学), 准教授 (90303213)
|
|---|
| Keywords | InSb / ヘテロエピタキシャル / 表面再構成制御成長法 / MOSFET / Al_2O_3 |
|---|
| Research Abstract |
今年度は、初期In被覆量を0.33、0.75、1.2、1.5、2.OMLと変化させ、それ以外の成長条件を昨年と同一として試料を作製し、その電子移動度の評価を行った。その結果、初期のIn被覆量が0.33MLから1.5MLまで電子移動度が増加し、それ以降は減少した。よって初期In被覆量の最適地は1.5MLであることが分かった。1.5MLまではInが不足しており、1.5ML以降については、過剰なInが凝集し、それぞれ転位等の発生原因となっていると考えられる。この結果を用いて、AlInSb薄膜の成長を行った。InSb単分子層とAlInSb薄膜との間にInSb薄膜を挿入し、その膜厚変化によって、AlInSbの結晶性・表面性がどのように影響を受けるか調査した。その結果、InSb薄膜の膜厚画厚いほど転位密度が減少し、表面性が向上した。しかし、電気的特性に関しては移動度の高いInSbの影響を受け、InSbの膜厚が厚いとAlInSbのみの電気的特性の分離が難しいという結果となった。
Al2O3/InSb/SiMOSFETの作製と評価を行った。InSb薄膜の膜厚を6、10、15、25nmと変化させ、その上にALDを用いて10nmのA12O3絶縁膜を堆積させる。電極にはn型オーミックとしてSn/Au/Ni/Ti/Auを用いた。作製したFETのId-Vd特性は良好なトランジスタ特性を示し、相互コンダクタンスは60mS/mmであった。また、電界効果移動度は最も良好な特性を示したInSbの膜厚が10nmの資料で1100cm2/Vsという値となった。これにより、厚いバッファ層を必要とせず、非常に薄いInSb薄膜を成長するだけで、良好な特性のトランジスタが作成できるようになった。
GaAs基板上へのInSbナノワイヤーの作製について、金触媒の規則的配置を目指すため、ナノスフィアリソグラフィー技術を用いた。直径200nmのポリスチレン球をGaAs基板上の1層のみ細密配列し、その上に金を蒸着してリフトオフすることで、金の規則的配置を行った。金触媒を規則配列させた基板上にInSbを蒸着したところ、ナノワイヤーの成長は確認できなかったものの、規則的に配列した結晶が観察された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
Si基板上に厚いInSb薄膜を介してではあるが、転位密度の小さなAlInSbの成長ができた。また、これまでに例を見ない、Si基板上に直接成長させた非常に薄いInSb薄膜を用いて良好な特性を持つMOSFETの作製ができた。しかし、QW-FETの実現ににむけて、更なるAlInSB中の転位密度の低減が必要である。ナノワイヤーの成長に関しては、金触媒の規則配列技術が確立したが、これを介したナノワイヤーは確認できなかった。
|
| Strategy for Future Research Activity |
MOSFETの作製及び評価II関しては、特性向上を目指し、構造や電極材料及びプロセスの最適化を目指す。
AlInSb薄膜の転位密度低減については、超格子やグレーデッドバッファ層等の挿入を検討し、QW-FET構造の試作を試みる。
表面再構成構造の特性を利用した立体構造の形成を試みる。
|
Research Products
(8 results)
