2011 Fiscal Year Annual Research Report
確率的領域分割と超平面クラス分類による高精度・汎用・実時間画像認識SOCの研究
| Project/Area Number |
22560325
|
|---|
| Research Institution | Kanazawa University |
|---|
Principal Investigator |
深山 正幸 金沢大学, 電子情報学系, 講師 (30324106)
|
|---|
| Keywords | 画像分割 / パターン認識 / 画像認識 / SOC |
|---|
| Research Abstract |
本研究の目的は、汎用で高精度な画像認識アルゴリズムを考案し、これに基づく実時間SOCプロセッサを平成24年度末までに開発し、性能を実証することである。定量的な目標はスループット性能VGA30fps、動作周波数150MHz、0.18μmプロセスを用いたチップ面積10mm角とする。
平成23年度には1)画像認識プロセッサアーキテクチャの研究と2)領域分割部とクラス分類部のTEG開発を行った。1)で検討したSOCプロセッサは汎用CPUと動き分割プロセッサから構成される。汎用CPUは東京大学VDECから提供されるルネサスエレクトロニクス製SH3-DSPを使用する。動き分割プロセッサはこれまでに我々が開発したものを使用する。この動き分割プロセッサは1回の画面走査で境界更新と新領域検出を同時に行うアルゴリズムに基づき、画素単位でパイプライン処理する回路構成を採る。画像認識SOCに左右一組のステレオ画像が入力されると動き分割プロセッサがアフィン動き分割により物体に対応する領域を抽出する。これと同時に計算された領域の輝度勾配行列をSH3-DSPに入力する。SH3-DSPは輝度勾配行列を画像特徴量としてSVM(Support Vector Machine)によるクラス分類を行い、物体を認識する。そして現在の画像と次の時間の画像を動き分割プロセッサに入力し、アフィン動きモデル推定により物体に対応する領域を追跡する。本SOCプロセッサは60MHz動作時、VGA30fpsのステレオ動画像を実時間で処理可能である。本SOCプロセッサによる画像認識は車両検出・追跡、身体ジェスチャ認識、顔によるマンマシンインタフェースに幅広く応用できる。2)では東京大学VDEC提供ローム0.18μmプロセス試作サービスを利用してTEGを開発した。チップサイズは2.5mm角となり、パッケージはQFP80とした。試作チップをLSIテスタで評価し、正常動作を確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ステレオ動画像の動き分割と輝度勾配行列を画像特徴量とするSVMを用いたクラス分類による汎用で高精度な画像認識アルゴリズムを考案し、このアルゴリズムに基づきVGA30fpsのステレオ動画像を動作周波数60MHzで処理可能な実時間SOCプロセッサのアーキテクチャを考案した。これらの成果はほぼ計画通りでありおおむね順調に進展していると言える。
|
| Strategy for Future Research Activity |
当初の予定どおり、上記画像認識アルゴリズムに基づく実時間SOCプロセッサを平成24年度末までに開発し、性能を実証する。目標はスループット性能VGA30fps、動作周波数150MHz、0.18μmプロセスを用いたチップ面積10mm角であったが、アルゴリズムとアーキテクチャの研究の進展により、同じスループット性能に対して動作周波数を60MHzに低減でき、チップ面積を7.5mm角に縮小できる見込みである。
|
