2011 Fiscal Year Annual Research Report
ダマシン型ダブルゲート低温poly-Si TFTによるガラス上への高速回路の実現
| Project/Area Number |
22560341
|
|---|
| Research Institution | Tohoku Gakuin University |
|---|
Principal Investigator |
原 明人 東北学院大学, 工学部, 教授 (20417398)
|
|---|
| Keywords | 電子デバイス・機器 / マイクロ・ナノデバイス / 先端機能デバイス / ディスプレイ / 薄膜トランジスタ |
|---|
| Research Abstract |
研究代表者は、透明なガラス上で世界トップレベルの性能を有する低温poly-Si TFTを実現している。研究代表者が開発した技術は、以下の点で強い独自性を有している。まず、ガラス上にpoly-Siを成長する際に、半導体励起固体連続波レーザを使った独自の結晶化技術を利用して大粒径poly-Si薄膜を実現している。さらに、デバイス構造として上下に独自の自己整合プロセスを用いてメタルダブルゲートを形成している。この独自技術を利用し、550℃という低い温度で透明なガラス上にn-chおよびp-chの世界トップレベルの自己整合メタルダブルゲート低温poly-Si TFTを実現した。
本研究では、今まで蓄積してきた上記の独自技術を基盤とし、新たにガラス基板中にボトムメタルゲートを埋め込む構造を採用することによって、更なるデバイスの高性能化を図り、3.0(V)で動作する回路を550℃以下のプロセスで実現する。
平成23年度において、埋め込み型自己整合メタルダブルゲート低温poly-Si TFTのプロセスをほぼ確立し、ゲート長10μmと大きなサイズではあるが、n-chTFTで移動度530cm^2/Vs、s値140mV/decの性能を550℃のプロセスでガラス上に実現することに成功した。この性能は低温プロセスで作成したガラス基板上のTFTとしては世界トップレベルの性能である。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
2011年3月11日の東日本大震災の影響により、検討を積み重ねていた実験ロットの破損、さらに実験室・実験装置の復旧に時間を要したため。
|
| Strategy for Future Research Activity |
平成24年度は、平成23年度に確立した低温プロセスを基礎として、現状よりも微細な低温poly-Si TFTの開発とCMOSインバータの実現を目指す。前半では、微細なデバイスの開発を進め、電源電圧3.0(V)での動作を意識し、poly-Si層の厚さ65nm、上下のゲート酸化膜層は30nmと薄膜化する。後半では、CMOSインバータの実現を目指す。Vdd=3.0(V)で電圧ゲイン60以上を実現することを目標に置く。
|
