2010 Fiscal Year Annual Research Report
III-V族化合物半導体MOSFETの量子補正シミュレーション
| Project/Area Number |
22560346
|
|---|
| Research Institution | Tokyo University of Science |
|---|
Principal Investigator |
藤代 博記 東京理科大学, 基礎工学部, 教授 (60339132)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
原 紳介 東京理科大学, 基礎工学部, 助教 (30434038)
|
|---|
| Keywords | III-V族化合物半導体 / InGaAs / MOSFET / 量子補正モンテカルロシミュレーション / バリスティック伝導 / 歪バンド構造 / CMOSロードマップ |
|---|
| Research Abstract |
本研究はCMOSロードマップの更なる延長を目指して,量子補正モンテカルロ(MC)シミュレーションにより(1)ドレイン電流の増加,(2)リーク電流の低減,(3)チャネル制御性の向上,(4)特性ばらつきの抑制の4つの観点からナローバンドギャップおよびワイドバンドギャップIII-V族化合物半導体のロジックデバイスへの適合性を理論的に検討し,ポストSiデバイスとして真に有望なチャネル材料および構造を明らかにすることを目的とする。初年度の平成22年度は,課題(1)についての検討と量子補正MCシミュレーションの高度化を並行して行い,以下の成果を得た。
1. InGaAsは状態密度が小さいためにボトルネックが縮退しやすく,高エネルギーの電子がボトルネックからチャネルに注入される。そのため電子がチャネルをバリスティックに伝導しても,ドレインからチャネルへの電子の跳ね返りが生じて実効的にボトルネックでの電子平均速度が低下し,ドレイン電流が理論的な期待値よりも減少することを明らかにした。
2. InGaAsの歪バンド構造からバンドパラメータと衝突電離スレショルドエネルギーを算出し,これらを用いて引っ張りおよび圧縮歪がInGaAsデバイスの特性に与える影響を調べた,その結果,引っ張り歪を印加するとドレイン電流が増加するが衝突電離も著しく起こり,一方圧縮歪を印加すると逆の現象が起こることを明らかにした。
3. 歪バンド構造を擬ポテンシャル法で計算して電子輸送特性を計算する量子補正MCシミュレータの開発を行った。
|
