2012 Fiscal Year Annual Research Report
| Project/Area Number |
22650008
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
中村 宏 東京大学, 情報理工学(系)研究科, 教授 (20212102)
|
|---|
| Project Period (FY) |
2010-04-01 – 2013-03-31
|
| Keywords | コンピューティング / 実行モデル / アーキテクチャ / 高性能化 / 低消費電力化 |
|---|
| Research Abstract |
演算処理を行う部分とデータ転送路の「物理的な場所」を陽に規定する新しい実行モデル「データレジデントコンピューティング」の導入とその設計方法論の確立を目指している。その目的のために、VLSI上に多数のプロセッサコアを搭載するメニーコアプロセッサを取り上げ、以下の２点の検討を行った。
・パケットスイッチングネットワークにおける優先度制御：今年度はデータ転送路に優先度制御を導入した場合の最適化手法について検討を加えた。具体的には、優先度の高いパケットのデータ転送経路と優先度の低いパケットのデータ転送経路をスイッチ内でのみ分離し、スイッチ内で優先度制御をおこなうものである。複数のアプリケーションが同時に実行され転送路上のトラフィックが比較的大きい時に、レスポンス時間を重視するもののデータ転送量自体は少ないアプリケーションに対して効果があることを確認できた。
・実行モデルに基づくプロセススケジューリング方式：プロセスには多くのコアを割り当てたほうが一般に性能は向上するが、性能向上への寄与はプロセスの特性によるため、異なるプロセスが並行処理される場合には、プロセスへのコアの割り当て（スケジューリング方式）が重要となる。そこで、性能向上率と割り当てるコア数の関係の統一的なモデルを構築し、モデルの係数を実行中に取得することでこのスケジューリングを実現する方式を提案し、有効性を検討した。このモデルの新規性は、コアをより多く割り当てると逆に性能が悪化する現象をも包含している点にある。この性能悪化の理由は、データ供給に関するプロセス間の競合であり、「演算部をいかに有効に活用するか」ではなく「データ供給路をいかに有効に利用するか」が重要である、という、本研究の基本方針の正しさを示すものとなった。
|
| Current Status of Research Progress |
Reason
24年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
24年度が最終年度であるため、記入しない。
|
