2010 Fiscal Year Annual Research Report
テラビット無線伝送を実現するスケーラブルRFチップの研究
| Project/Area Number |
22686037
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
岡田 健一 東京工業大学, 大学院・理工学研究科, 准教授 (70361772)
|
|---|
| Keywords | RF / CMOS / シリコン / ミリ波 / テラヘルツ / 無線通信 / 高周波回路 / スケーラブル |
|---|
| Research Abstract |
将来1Tbps級の超高速無線システムを動作させるために必要不可欠なスケーラブルRFチップの基盤技術の研究を行った。Digital RF技術により、2020年のCMOS 14nm世代以降も有効な無線スケーリングの技術体系を構築することを目的とした。実際に65nm CMOSプロセスを用いてLSIチップを試作し、60GHz帯の無線送受信回路および100GHz以上での動作を前提とする要素回路技術を開発した。Digital RF技術の確立に向け、無線システムの主要構成回路である電圧制御発振器VCO・低雑音増幅器LNA・電力増幅器PA・周波数混合器Mixerにおける雑音特性、利得、線形性、面積、消費電力の性能限界について、トランジスタや配線の性能のスケーリングと、回路方式の両面から検討を行なった。実際に65nmのCMOSプロセスで実装して理論を検証した。CMOSトランジスタの遮断周波数とキャリア周波数との関係から最大で得られるSN比に限界があることを明らかにした。また、トランジスタの性能を回路的に補償する方法について検討を行った。トランジスタの高周波利得の限界を決めているのは、入出力間の寄生容量であり、微細化により改善されているが、それでも65nm世代のCMOSトランジスタの利得は60GHzにおいて6dB程度である。差動増幅器をクロスカップル接続することにより、等価的に負性容量を実現する回路構成について検討を行った。発振安定性を確保しつつ、利得を5dB以上向上させることに成功した。
|
