2010 Fiscal Year Annual Research Report
LSIの多様な要求品質に対応できる数理計画的アプローチによる体系的なテスト生成法
| Project/Area Number |
22700049
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
岩垣 剛 北陸先端科学技術大学院大学, 情報科学研究科, 助教 (00397845)
|
|---|
| Keywords | 集積回路 / テスト生成 / 整数計画法 / 非同期インターコネクト / テストスケジューリング / ホールド違反検出 / スキャンチェーン順序 |
|---|
| Research Abstract |
本年度は,LSIの非同期インターコネクトの有力な一方式であるCHAINのテストスケジューリング法とLSI内のホールド違反の検出法について議論をおこなった.
前者の研究では,テスト時にのみ利用できる特別なデータ転送方法をCHAINのテストスケジューリングに導入し,従来は実現できなかったような柔軟なテストスケジュールを生成可能にした.この特別なデータ転送方法を考慮したテストスケジューリング問題を整数計画問題に定式化することで,従来法に対してテスト時間を最大で約40%削減することに成功した.また,整数計画法の求解時間の問題点を解消するための発見的手法も提案した.この発見的手法が整数計画法で得られたテスト時間と同等のテスト時間を達成できることを,実験的に示した.本研究は,今後その利用が広まると予想されている大域非同期局所同期(GALS)システムの非同期インターコネクト部分のテストコストを下げつつ,システムの信頼性を向上させるのに有用である.
後者の研究では,スキャン設計された回路のスキャンシフト動作を利用することによって,回路の機能パス上のホールド違反を間接的にテストするという概念を提案した.また,スキャンチェーンの順序を適切に決めることで,機能パス上のホールド違反をテストできる能力が変化することに着目し,その問題に対する解法を提案した.提案手法でスキャンチェーン順序を決定することによって,機能パス上のほとんどのホールド違反を検出できることが計算機実験により明らかになった.今後,スキャンチェーン順序を決定する問題を整数計画問題に定式化し,先の解の最適性を評価する予定である.本研究は,現在の微細化されたLSIで顕在化しつつあるホールド違反による回路の誤動作を防ぐために役立つ.
|
