2010 Fiscal Year Annual Research Report
次世代超低電力メニコア向けプログラム自動マッピングアーキテクチャの研究
Project/Area Number |
22700053
|
Research Institution | Nara Institute of Science and Technology |
Principal Investigator |
中田 尚 奈良先端科学技術大学院大学, 情報科学研究科, 助教 (00452524)
|
Keywords | 計算機システム / 省エネルギー / 超高速情報処理 / ハイパフォーマンスコンピューティング |
Research Abstract |
本研究の目的は次世代超低電力メニィコアにおいて最大の課題となるデータ供給スループットの制約を解消するための、プログラム自動マッピング手法および最適なハードウェア構成の自動判定手法の提案である。22年度は性能予測のためのシミュレータの実装と、自動マッピング手法の検討を行った。 【1、3】線形アレイ型プロセッサの正確な性能予測:本計画についてはRTLレベルのソフトウェアシミュレータを作成して、正確な性能予測を実現した。またHDL言語で対象プロセッサを設計し、電力シミュレーションを行った結果を基に作成した電力モデルを組み込み、クロックゲーティングといった省電力技術を組み込んだ場合の正確な電力予測を実現した。また、この結果を用いて性能モデルを作成した結果高い一致率を示し、対象プロセッサの性能が高い精度で予測可能であることがわかった。これにより、今後は低速なシミュレーションを繰り返す必要が無くなるため、研究の効率が飛躍的に高まることが期待できる。 【2】既存プログラムの自動マッピング手法の提案:本計画については既存のコンパイラ(gcc)の拡張としてアセンブリ言語レベルのトランスレータを実装した。現在までにいくつかの典型的なプログラムに対して全自動で変換が出来ることを確認した。これにより、専門的な知識が無くとも対象プロセッサを利用することが出来る。今後は引き続き変換方式を改良し、より多くのプログラムに対応していく予定であるとともに、より高い性能を発揮するための変換方式を継続的に検討する。 また、23年度に実施する予定であるハードウェア規模を超える命令列を実行するための方式を検討するとともに、その実現可能性を予備的に調査し、実現に向けた見通しを得た。
|