2011 Fiscal Year Annual Research Report
不揮発性記憶素子を用いた高性能・低消費電力メニーコアマイクロプロセッサの開発
| Project/Area Number |
22760248
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
山本 修一郎 東京工業大学, 大学院・総合理工学研究科, 助教 (50313375)
|
|---|
| Keywords | メニーコアプロセッサ / 不揮発性メモリ / 強磁性トンネル接合 / パワーゲーティング / 低消費電力 / 電力削減効率 |
|---|
| Research Abstract |
近年、マイクロプロセッサの分野では、半導体プロセスの微細化によって、1チップ上での大規模並列処理が可能となってきた反面、静的な消費電力が大きくなる欠点が顕著となってきた。そこで、本研究ではメニーコアプロセッサによる並列処理と不揮発性記憶素子を用いた理想的なパワーゲーティング技術の融合により、少ない電力で大容量データ処理を瞬時に行うことのできる新世代の高性能・低消費電力マイクロプロセッサを開発することを目標として研究を進め、以下の結果を得た。
1.本研究で開発する高性能・低消費電力マイクロプロセッサ内に組み込む不揮発性記憶素子(今回は強磁性トンネル接合を主とする素子)および、小規模不揮発性記憶回路(フリップフロップ、スタティックランダムアクセスメモリ(SRAM)セル)の回路シミュレーションにより、昨年度開発したパワーゲーティング時の電力削減効率の見積もり方法をさらに発展させて、これを見積もり、最適な素子パラメータ・回路構成を提案した。特に、不揮発性メモリ部に流れる書き込み電流を必要最小限にする方法を提案した。
2.前述のシミュレーションにより、電力効率、回路の動作速度が見積もられたので、メニーコアプロセッサ内部で不揮発化すべき回路部と不揮発化すべきでない回路部を推測し、不揮発メニーコアプロセッサのメモリ階層構造を新たに提案した。
以上により、メニーコアプロセッサ内部のメモリ部を不揮発化していく設計指針が示された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
最終目標である不揮発メニーコアプロセッサ構築へ向けた回路動作上のきわめて重要なパラメータが高精度に収集できている。メモリ階層構造も提案しており、今年度中の最終目標達成へ向けて、順調に推移している。
|
| Strategy for Future Research Activity |
今後、今年度得られた知見を元に、不揮発メニーコアプロセッサを設計し、大規模シミュレーションにより消費電力削減効果を検証する。
|
