2012 Fiscal Year Annual Research Report
不揮発性記憶素子を用いた高性能・低消費電力メニーコアマイクロプロセッサの開発
| Project/Area Number |
22760248
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
山本 修一郎 東京工業大学, 総合理工学研究科(研究院), 助教 (50313375)
|
|---|
| Project Period (FY) |
2010-10-20 – 2013-03-31
|
| Keywords | メニーコアプロセッサ / 不揮発性メモリ / 強磁性トンネル接合 / パワーゲーティング / 低消費電力 / 電力削減効率 |
|---|
| Research Abstract |
近年、マイクロプロセッサの分野では、半導体プロセスの微細化によって、1チップ上での大規模並列処理が可能となってきた反面、静的な消費電力が大きくなる欠点が顕著となってきた。そこで、本研究ではメニーコアプロセッサによる並列処理と不揮発性記憶素子を用いた理想的なパワーゲーティング技術の融合により、少ない電力で大容量データ処理を瞬時に行うことのできる新世代の高性能・低消費電力マイクロプロセッサを開発することを目標として研究を進め、以下の結果を得た。
１．本研究で開発する高性能・低消費電力マイクロプロセッサ内に組み込む不揮発性記憶素子（今回は強磁性トンネル接合を主とする素子）および、小規模不揮発性記憶回路（フリップフロップ、スタティックランダムアクセスメモリ（ＳＲＡＭ）セル）の回路シミュレーションにより、昨年度までに開発したパワーゲーティング時の電力削減効率の見積もり方法をさらに発展させて、より良い素子パラメータ・回路構成を提案した。これに関連して、メニーコアプロセッサ内で使用可能な不揮発性パワーゲーティングを用いたＦＰＧＡを提案した。
２．前述のシミュレーションの見積りから、メニーコアプロセッサ内部で不揮発化すべき回路部と不揮発化すべきでない回路部を推測し、昨年度提案した不揮発メニーコアプロセッサのメモリ階層構造の最適化を図った。
３．プロセッサの低消費電力化技術としては動的消費電力を削減するための動的電圧周波数可変技術が用いられることがある。今回、この技術と電源遮断技術をメニーコアプロセッサに併用した場合のトータルの消費電力削減効果についてシミュレーションにより検証した。動画処理において、次のフレーム処理待ちになる時に、電源遮断を行うと消費電力が削減できることが示された。電源遮断・復帰速度の速い不揮発性メモリを用いると効果的であると考えられる。
|
| Current Status of Research Progress |
Reason
24年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
24年度が最終年度であるため、記入しない。
|
