究極の交流電圧発生を目指したジョセフソン電圧標準の研究

2011 Fiscal Year Annual Research Report

• Project/Area Number: 22760259
• Research Institution: National Institute of Advanced Industrial Science and Technology
• Principal Investigator: 丸山 道隆 独立行政法人産業技術総合研究所, 計測標準研究部門, 研究員 (30415947)
• Keywords: 交流電圧 / 電圧標準 / ジョセフソン効果 / 精密計測 / 超伝導素子 / 電子デバイス

Research Abstract

交流電圧の基準となる理想的な交流電圧波形の発生を目指し、プログラマブルジョセフソン交流電圧標準(ACPJVS)システムの最適化と測定手法の開発を行った。この方式では、10Vを超える振幅の標準交流電圧波形の生成が可能な一方で、トランジェントエラーと呼ばれる過渡現象が大きな課題となっている。前年度までの研究により、現行システムにおけるトランジェントエラーの時間幅は3.8us以下であり、それらの主な原因が、バイアス制御回路や配線の帯域等に起因することが明らかになった。今年度は、これらの情報をもとに、(1)デジタル電圧計(DVM)の離散的なサンプリングモードを用いた測定と、(2)システムの最適化によるトランジェントエラーの抑制、という二つの課題に取り組んだ。その結果、(1)サンプリング測定においては、市販の標準信号発生器(キャリブレータ)の校正において、62.5Hzの周波数で3.5ppmの標準相対不確かさを得ることができた。さらに、DVMの基準クロックの不確かさ(タイムベースエラー)を補正することにより、1ppm程度まで不確かさを低減できることが分かった。これにより、当初目標である60Hzで1ppmという値を達成するとともに、従来のサーマルコンバータを用いた交直変換標準による低周波領域の校正の不確かさを低減する手法を確立する目途が立った。一方、(2)システムの最適化においては、冷凍機チャンバー内およびバイアス制御回路内の配線を広帯域化することにより、トランジェントエラーの設計値を100ns以下に抑制した。また、従来のバイアス制御回路において、チャネル間の干渉が素子の動作マージンを大幅に狭めていることを見出した。これらを改善するため、チャネル間のグランド電位を分離独立化した新たなバイアス制御回路を開発した。