誘導結合型チップ間インタフェースを用いた三次元CMOS・MEMSシステムの開発

2010 Fiscal Year Annual Research Report

• Project/Area Number: 22860011
• Research Institution: Gunma University
• Principal Investigator: 新津 葵一 群馬大学, 大学院・工学研究科, 助教 (40584785)
• Keywords: 半導体集積回路 / CMOS / MEMS / 三次元LSIシステム / 通信回路技術 / 高周波回路技術

Research Abstract

本年度は三次元CMOS(相補型半導体集積回路)・MEMS(マイクロ・エレクトリカル・メカニカルシステム)集積システムのための誘導結合型チップ間インタフェースにおける回路技術の考案・検討を行った。低電圧で動作するCMOSと可動部分の制御に高電圧が必要なMEMSの間には大きな電源電圧の差が存在しているが、大きな電源電圧差が存在しても動作するパルスベース誘導結合型CMOS・MEMS間インタフェース回路を新たに考案した。送信側から送信するパルスによって、受信側のMEMS用制御電圧を制御する。下側チップに標準電源電圧1.2Vの65nm CMOSプロセス、上側チップに標準電源電圧3.3Vの0.35um CMOS-MEMS混載プロセスを用いたことを想定して検討を行った。誘導結合部分を含めた回路シミュレーションを行い、提案回路が1.2Vから20Vまで制御可能であり、CMOS・MEMS間インタフェースとして適用可能なことを確認した。
上記に加えて、誘導結合型チップ間インタフェースがメモリ回路等の周辺回路の及ぼす電磁的影響についても検証を行った。65nm CMOSプロセスを用いて実デバイスで測定を行い、それに基づいて設計理論を構築した。
無線通信デバイスへの適用を考慮し、チップ内におけるクロック分配に誘導結合通信を用いる手法についても検討を行った。
これらの成果により、三次元CMOS・MEMSシステムの構築に向けた基盤的技術が確立された。

Research Products

• [Journal Article] Analysis and Techniques for Mitigating Interference from Power/Signal Lines and to SRAM Circuits in CMOS Inductive-Coupling Link for Low-Power 3D System Integration
  • Author(s): K.Niitsu, Y.Sugimori, Y.Kohama, et al.
  • Journal Title: IEEE Transactions on Very Large Scale Integration (VLSI) Systems Pages: 掲載決定
  • Peer Reviewed
• [Journal Article] A 14GHz AC-Coupled Clock Distribution Scheme with Phase Averaging Technique Using Sigle LC-VCO and Distributed Phase Interpolators
  • Author(s): K.Niitsu, S.Ktang, V.V.Kulkarni, et al.
  • Journal Title: IEEE Transactions on Very Large Scale Integration (VLSI) Systems Pages: 掲載決定
  • Peer Reviewed
• [Presentation] Low-Distortion Single-Tone and Two-Tone Sinewave Generation Algorithms Using an Arbitrary Waveform Generator (2011)
  • Author(s): K.Wakabayashi, H.Kobayashi, K.Niitsu, et al.
  • Organizer: IEEE International Mixed-Signals, Sensors, and Systems Test
  • Place of Presentation: ナニタバーバラ・DSA採択決定
  • Year and Date: 2011-05-16
• [Presentation] Stochastic TDC Architecture with Self-Calibration (2010)
  • Author(s): S.Ito, H.Kobayashi, K.Niitsu, et al.
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems
  • Place of Presentation: クアラルンプール・マレーシア
  • Year and Date: 2010-12-09
• [Presentation] ADC Linearity Test Signal Generation Algorithm (2010)
  • Author(s): Satoshi Uemori, Takahiro J. Yamaguchi, Satoshi Ito, Yohei Tan, Haruo Kobayashi, Nobukazu Takai, KiichiNiitsu, Nobuyoshi Ishikawa
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems
  • Place of Presentation: クアラルンプール・マレーシア
  • Year and Date: 2010-12-07
• [Presentation] SAR ADC That is Configurable to Optimize Yield (2010)
  • Author(s): Tomohiko Ogawa, Haruo Kobayashi, Yohei Tan, Satoshi Ito, Satoshi Uemori, Nobukazu Takai, Kiichi Niitsu, Takahiro J. Yamaguchi, TatsujiMatsuura, Nobuyoshi Ishikawa
  • Organizer: IEEE Asia Pacific Conference on Circuits and Systems
  • Place of Presentation: クアラルンプール・マレーシア
  • Year and Date: 2010-12-07
• [Presentation] A 0.45V-to-2.7V Inductive-Coupling Level Shifter (2010)
  • Author(s): K.Takatsu, K.Niitsu, T.Shidei, et al.
  • Organizer: IEEE Asian Solid-State Circuits Conference
  • Place of Presentation: 北京・中国
  • Year and Date: 2010-11-10