2023 Fiscal Year Annual Research Report
Integration of 2 dimensional tunnel FET for ultra-low power consumption system
| Project/Area Number |
22H04957
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
長汐 晃輔 東京大学, 大学院工学系研究科(工学部), 教授 (20373441)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
上野 啓司 埼玉大学, 理工学研究科, 教授 (40223482)
宮田 耕充 東京都立大学, 理学研究科, 准教授 (80547555)
|
|---|
| Project Period (FY) |
2022-04-27 – 2027-03-31
|
| Keywords | 2次元材料 / トンネルFET / 置換型ドーピング |
|---|
| Outline of Annual Research Achievements |
IoTセンサーで取得したビッグデータをAl解析し，その情報を利用/反映させた社会活動を行うSociety5.0の実現にはIoTデバイスが身の回りにあることを認識しなくなるほどまでに普及することが必須である．普及の壁となっているのが，有線での電源供給であり，自立電源化が必須である．このためには，「環境発電能力の向上」だけでなく，「電子デバイスの超低消費電力化」により多くのIoTデバイスの自立電源化が可能となる．本研究では，集積デバイスにおけるボトルネックであるトランジスタの超低消費電力動作に対し2次元材料を適応することで克服することを試みる．
本年度は，以下の3項目を集中的に研究を進めた．(1)ドーピングとキャリア数の決定：P型の5%NbドープWSe2及びN型の1%ReドープMoSe2において，Hall測定の結果，どちらもトンネルFETで必要な室温で10^20 cm-3を超えるキャリア数を示す高不純物濃度結晶であることが示された．N/P両方において高濃度ドープ結晶の育成に成功した．
(2)ReドープMoSe2によるトンネルFET特性評価
P型としては高濃度ReドープMoSe2において同一結晶面内構造のFETデバイスを作製した．タイプIIからタイプIIIのバンドアライメントに連続的に変化している様子を観測した．これによりトンネルFETにおけるP型及びN型動作を達成した．
(3)ウエハースケールデバイス特性
膜均一性とスケールアップの両立が可能である有機金属気相成長法において2インチサファイア基板上に製膜されたMoS2において324個のFETを作製し特性評価を行い，典型的な移動度28 cm2/Vs程度を得た．この移動度は，世界的なMOCVD研究でのMoS2と同等であり，今後のウエハースケールでのトンネルFETの集積化の基礎となる．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
以下にこれまでに達成した項目を示す．
(1)2次元材料のドーピングと成長：・Nb,Reの置換によりN型P型共に10^20 cm-3以上のキャリア数を達成した．(2)デバイス要素技術：同一結晶面内接合構造の作製技術として，トップダウン手法であるlayer-by-layerの酸化技術の確立，及びボトムアップ手法であるCVD成長による構造作製に成功した．(3)デバイス評価及び集積化:P型及びN型トンネルFET動作を実証した．また，MOCVDによる２インチウエハー上MoS2のデバイス化プロセスを確立した．
上記の結果に対して，投稿論文15報を報告し，60件以上の学会発表を行った(招待講演は25研以上）．
これらの結果より，順調に研究が進展しているといえる．
|
| Strategy for Future Research Activity |
(1)不純物置換により原子欠陥の増加問題：高不純物濃度結晶は，トンネルFETに必須であり10^20 cm-3以上のキャリア数を今回の研究で達成したが，Nb置換が起こると10^12 cm-2以上のS欠陥が同時に形成され，逆に，Re置換はＳ欠陥を減少させることが分かってきた．①最適な含塩素原料の選定，②最適なCVT成長温度条件の探索，③Re，Nb以外の元素の可能性探索等の課題を進め，欠陥との関係を詳細に調べる．
(2)「同一結晶面内接合構造」作製のボトムアップ手法:CVDを利用したTMDC合成技術およびキャリア制御技術の開発，および輸送特性の解明を行う．具体的には，TMDCおよび不純物原料の選定，成長温度，基板，ドープ手法を検討する．作製した試料については，ホール効果によるキャリア密度の測定，電子顕微鏡による不純物観測等の評価を行う．
(3)デバイス評価及び集積化:トンネルFETデバイスにおけるオン電流の向上において，N型と比較してコンタクト形成の困難なP型コンタクト抵抗の低減に取り組む．金属蒸着時の欠陥形成によりFermi level pinning(FLP)が起こりSchottky障壁高さが固定されると考えられ，P型動作が困難である．低融点Biを超高真空中で堆積することで，2次元結晶表面に欠陥形成なくvan der Waals的に原子が揃うような堆積が可能である．Bi上に仕事関数の高いPt(~5.4 eV)を堆積し，アニールにより拡散による入れ替わり偏析を利用して，Ptコンタクトをとることで，P型用の低抵抗コンタクトを実証する．
|
