2022 Fiscal Year Research-status Report
Nonlinear phenomena in a gate driver circuit with passive element degradation
| Project/Area Number |
22K12201
|
|---|
| Research Institution | Chukyo University |
|---|
Principal Investigator |
高坂 拓司 中京大学, 工学部, 教授 (80320034)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
麻原 寛之 岡山理科大学, 工学部, 准教授 (50709615)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Keywords | ハイサイドゲートドライバ回路 / チャタリング |
|---|
| Outline of Annual Research Achievements |
GD回路は、回路を構成する受動素子の劣化に伴い、通常予期されていない振る舞いが生じる可能性がある。本研究は、受動素子の劣化を伴うGD回路(以下、劣化GD回路)に潜む非線形現象の解析を主目的としている。特に、高周波ハイサイドNチャネルMOSFETゲート・ドライブ回路LTC4440を用いて検討を進めた。具体的には:
1. 劣化GD回路の分岐解析に焦点を置くため、MOSFETを理想スイッチとみなし、MOSFETのドレイン以降つまり主回路の出力を簡素化した回路を提案した。また、LTspiceを用いて回路実験の基礎となる回路設計を行なった。
2. 1.で設計したLTSpiceを用いて、受動素子の劣化が進行した場合も低電圧誤動作防止機能が働くことを示した。その結果、低電圧誤動作防止機能とは異なり、ICが再起動することはないことがわかった。これは、受動素子の劣化が低電圧誤動作防止機能に影響を及ぼすことで分岐現象が発生することを示唆している。具体的には、border-collision回路の発生を確認した。
3.
上記した回路モデルより回路方程式を導出し、数理モデルを示した。また、低電圧誤差防止機能の電圧値をPoincare断面として、1次元系ではあるものの、時間間隔を用いた写像構成法及び分岐解析手法を提案した。1次元系であるが故に、厳密解を用いた分岐解析を実施し、チャタリングが発生する回路パラメータをパラメータ空間で明示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
LTspiceと数理モデルの結果について、定性的性質は同じであるものの振る舞いが若干異なっているため、「おおむね」とした。この点については、推進方針で示す。
|
| Strategy for Future Research Activity |
1. 寄生容量を加味したMOSFETを用いて解析を実施
上記したように、MOSFETがONになった際の挙動がLTspiceと数理モデル間で若干異なっている。この理由は、MOSFETの寄生容量を鑑みていないためであると考えている。そこで、MOSFETをスイッチモデルを用いて等価回路に置き換え、再度解析を進める。
2. 1.により、数理モデルはが2次元の断続力学系として記述されるため、高次元系用の解析手法を提案し、具体的に解析する。
|
| Causes of Carryover |
本年度は回路シミュレーションに注力し、回路実験装置の購入を次年度に回したため。
|
