2023 Fiscal Year Research-status Report
Semiconductor device foundry achieved at a nanotech platform established on an average science lab.
| Project/Area Number |
22K12308
|
|---|
| Research Institution | Kagawa National College of Technology |
|---|
Principal Investigator |
長岡 史郎 香川高等専門学校, 電子システム工学科, 教授 (30300635)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
山本 雅史 香川高等専門学校, 電気情報工学科, 准教授 (60733821)
清水 共 香川高等専門学校, 電子システム工学科, 講師 (40455168)
JOHNSTON ROBERT 香川高等専門学校, 電子システム工学科, 准教授 (60743698)
松田 和典 徳島文理大学, 理工学部, 教授 (10192337)
堀邊 英夫 大阪公立大学, 大学院工学研究科, 教授 (00372243)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Keywords | 微細加工 / 熱拡散 / 半導体 / デバイス |
|---|
| Outline of Annual Research Achievements |
半導体デバイス作製を身の回りにある装置等を用いて再現性よく実現できる教育用実験環境であり、かつより深い考察のための実験もできる研究用実験環境としても機能するデバイスの設計作製評価環境を実現するため、必要となる各工程の問題点の改善に取り組んだ。拡散工程の問題点の解決と微細加工プロセスの改善を実現できた結果、プロセス応用の詳細検討ができる環境を整えられた。
Sol-Gel材を用いて作製したリンガラス（PSG）薄膜を微細加工し固体拡散源として用いることでシリコン基板表面にリン(P)を選択拡散する工程において、リソグラフィ中におけるPSG薄膜が剥離する問題を、PSG薄膜の微細加工プロセスの最適化、特に熱処理工程における焼結時の徐冷方法の最適化により解決、約1000nmの線幅のPSG薄膜を再現性よく作製できた。最小約3000nm、深さ約700nmの拡散を再現性よくパタン通りにPを拡散させることができた。感光性高分子の塗布特性とパタン加工性及び電気的特性に着目しMOSトランジスタの絶縁層応用の可能性を検証した。クロム薄膜上に絶縁層となるフォトレジストパタンをネガ型フォトレジストOMR100で形成、その上にアルミ電極を作製した平行平板型のキャパシタを作製し評価した。設計通りのキャパシタを再現性よく実現できることを確認した。感光性高分子がデバイス用絶縁体薄膜として有効であることを確認できた。
このキャパシタを5年生の工学実験で実施している「薄膜回路の設計製作評価」実験の発振回路に応用、回路動作を確認した。さらにPSG薄膜を用いたPの熱拡散によるp-n接合の工学実験において、抵抗率が0.1～100Ωcmまで1桁ずつ異なる4種類のp型シリコン基板を用意し、作製したp-n接合の比較考察することで深い理解につなげるよう改善を実施した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
Sol-Gel材を用いて作製したリンガラス(PSG)薄膜を用いたリン（P）の選択熱拡散工程において、処理中にPSG薄膜パタンが剥離しPが拡散できない問題が発生した。PSG焼結時の徐冷方法に問題があることを突き止め、10時間以上かけ室温に戻すことで解決できた。約1000nmの線幅のPSG薄膜パタンを実現した。1040℃で1時間熱処理した結果、線幅約3000nm、深さ約700nmの範囲にPが再現性よく拡散することを確認、微細化の可能性を実証した。
感光性高分子のMOSトランジスタの絶縁層応用の可能性を検証した。ネガレジストOMR100で作製した絶縁層パタンをクロムとアルミ薄膜電極で挟んだ平行平板型キャパシタを作製、容量50pF～2nF、損失約0.01を実現、その有用性を確認した。工学実験の発振回路に応用、動作を確認、デバイス用絶縁体薄膜材料としての有用性を示せた。解像度の改善としてPETシート上に作製したV字型の溝による位相シフトをコンタクト露光法に応用した解像度の改善方法を考案検証した。現像条件で解像度を制御でき、線幅約3000nmのレジストパタンを実現した。フォトマスクパタンを収縮させ解像度を改善する方法を提案、80℃で約70％に縮小するPVCフィルムを用い約1000nmの解像度をもつマスクパタンを実現した。コンタクト露光による曲面へのリソグラフィとして検討した。厚さ約10000nmの等のPVC等の透明フィルムフォトマスクを作製、円錐状の透明なガラス上に約4000nmのレジストパタンを実現、曲面などプロセスの応用範囲拡大の可能性を確認した。
抵抗率が0.1～100Ωcmまで1桁ずつ異なる4種類のp型シリコン基板を工学実験「pn接合の製作評価」に導入、基板によるプロセスと素子特性と座学をリンクさせ理解を深める考察ができるよう配慮した。教育効果の確認は、今後の検討課題である。
|
| Strategy for Future Research Activity |
これまでデバイス作製工程で明らかになった課題点や問題点はほぼ解決できたと考えられる。今年度は、昨年までの遅れを挽回し、成果であるリソグラフィ中に発生したSol-Gel材料を用いたPSG薄膜の剥離の問題の解決策をPSG薄膜のみならずBSG薄膜にも応用し、nMOS FET及びｐMOS FETの各作製工程における処理条件と素子特性との関係を定量評価した詳細データを蓄積する。そこで得た知見は、研究用としてまた教育用として応用する。
教育用としては、高専の本科で学習する電子材料や半導体デバイスの講義で学んだ知識を実験で随時確認しながら学習することで理解を深め、進んだ学習への意欲を涵養できる、これまで実現できていなかった材料からデバイス及び集積回路まで学べるシームレスな教育環境の構築をはかる。半導体物性座学と実験をリンクさせた環境を整える。工学実験用として、本科3年生から専攻科までを対象とした教育プログラム、例えば、ｐ-ｎ接合の作製評価実験のブラッシュアップ、p-n接合の応用である太陽電池の設計製作評価実験、ｐ-ｎ接合をもとにした応用であるMOS FETやバイポーラトランジスタの設計製作評価実験、さらには集積回路の作製評価実験にまとめ、ステップバイステップで学べ、現在嘱望されている半導体デバイス技術者育成用の教育環境を普通の高専等の教育機関で実現できるための実験用標準作製プロセスとしてまとめる。
研究面では、座学で学んだ基本的な事柄に関し疑問がわき、その理由を明かにすることに対する興味を喚起し基礎研究分野への関心を誘うしかけを作る。また、より高度なデバイスやMEMSなどの別のタイプのデバイス作製工程への応用の可能性探索へと発想を広げるしくみも用意することで「理科室で構築したナノテクプラットフォームで実現する半導体デバイスファウンドリ」を完成させる。
|
| Causes of Carryover |
購入を検討していた物品の納期が長期になることがわかり、年度内に納品できなくなったため、発注を見合わせた。購入を計画していた物品は、昨年の研究実績をもとに改めて検討し購入を判断する。
|
