2023 Fiscal Year Annual Research Report
クラウドFPGAにおける限界性能に達するセキュア高機能暗号回路の開発
| Project/Area Number |
22K17893
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
坂本 純一 国立研究開発法人産業技術総合研究所, 情報・人間工学領域, 研究員 (70909712)
|
|---|
| Project Period (FY) |
2022-04-01 – 2024-03-31
|
| Keywords | ペアリング / 楕円曲線 / BN254 / BLS12 / 剰余乗算 / FPGA |
|---|
| Outline of Annual Research Achievements |
本研究では、クラウドFPGAの最大性能を発揮する高機能暗号実装を行った。特にBN254及びBLS12_381曲線状のペアリング暗号の高速実装法を提案し、リソース利用率9割という極限環境であっても400MHz程度の高周波数を維持し、先行研究と比較して2～5倍のスループットを達成した。
本研究の核心は、クラウドFPGA上の大量のリソースを最大限利用するアーキテクチャ設計論を示したことである。FPGAペアリング実装に関するこれまでの研究では、組み込み機器向けの面積効率に着目し、最小限の回路リソースで最大限の性能を実現しようとしている。しかし、これらのアーキテクチャは、FPGAリソースを使い切ったときに最大の性能を発揮することが最大の関心事であるサーバーサイド・アプリケーションにとっては非効率的である可能性が高い。これらのアーキテクチャが非効率的な理由は、DSPの利用率が低いことと、動作周波数が低いことの2点である。本研究では、DSPを最大限に活用した、サーバーサイドFPGA向けの高スループットペアリングプロセッサアーキテクチャを提案した。まず、サーバサイドFPGAに適した剰余乗算アルゴリズムを提案し、このアルゴリズムは先行研究と比較して最高のスループットと面積効率を示した。第二に、提案するモジュラー乗算器を組み込んだペアリング計算アーキテクチャを設計し、冗長加算器とインターリーブ実行をサポートすることで高いスループットを維持した。
|
