2022 Fiscal Year Research-status Report
Holistic Integration Engineering with Micro-assembly and Wirelets
| Project/Area Number |
22K18291
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
福島 誉史 東北大学, 工学研究科, 准教授 (10374969)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
マリアッパン ムルゲサン 東北大学, 未来科学技術共同研究センター, 学術研究員 (10509699)
ベ ジチョル 東北大学, 未来科学技術共同研究センター, 特任准教授 (40509874)
小柳 光正 東北大学, 未来科学技術共同研究センター, 名誉教授 (60205531)
橋本 宏之 東北大学, 未来科学技術共同研究センター, 学術研究員 (80589432)
|
|---|
| Project Period (FY) |
2022-06-30 – 2025-03-31
|
| Keywords | チップレット / アセンブリ / Cuピラー / 半導体実装工学 / フレキシブルインターコネクト / FHE / TSV / 3D-IC |
|---|
| Outline of Annual Research Achievements |
目標として、直径100μm、高さ500μmのCu配線形成ブロック等をピッチ300μm、位置精度1μm以内でアセンブリし、次々世代のロジック/メモリ混載CPUシステムを模倣した積層チップやフレキシブル・ハイブリッド・エレクトロニクス（FHE)の集積化実装構造体を接続する。微小コンポーネントのアセンブリを研究対象とし、アスペクト比を含め寸法効果等を追求する。どこまで小さいコンポーネントを逐次的、並列的にアセンブリできるのか、またその支配要因が何であるかを探求し、エレクトロニクス実装工学を深耕する。
書籍が薄い冊子になるとブックレット、液滴（ドロップ）が小さくなるとドロップレットと呼ばれるが、最近では半導体チップを機能ブロックに分割した小さいサブシステム「チップレット」が話題となっている。ここでは配線を短く個片化したものを「ワイヤレット」と呼ぶ。本研究では、高いアスペクト比を有する立体的な微細配線ブロック「ワイヤレット」を極小コンポーネントとみなし、「ワイヤレット」のアセンブリで積層チップ等を接続する新しいエレクトロニクス実装工学の概念を提唱し、その実現可能性を探索してこの学問を開拓するのが目的である。
Pick&Placeと自己組織化手法を探索、比較し、実用レベルのシステム集積化に適合可能性が高い方法論を確立する。この技術はフレキシブルデバイスだけではなく、リジッドなシステム集積にも資する技術となる。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
従来のPick-and-Placeと呼ばれる手法の延長技術で、極小コンポーネントである配線ブロック「ワイヤレット」と放熱ブロックを実装し、本研究で新たに提案する技術との比較を含めて従来技術の実力を把握し、極小コンポーネントの構造的仕様を決定することができた。
シリコン貫通配線TSV (Through-Si Via)のように減算的なリソグラフィで三次元配線を形成することは技術的に可能であるが、工程が煩雑になり、異サイズの信号線と電源線の同時形成は難しく、構造的な制約も多い。「必要なところにだけ必要な配線を置く」という加算的な考え方は、材料ロスが少なくカーボンニュートラルにも貢献できる。また、最先端のCPUで問題になる放熱ルートを設けるための微細な高熱伝導体も極小コンポーネントとして扱い、放熱に対して新たなソリューションを提供する可能性を示すことができた。
|
| Strategy for Future Research Activity |
高速のPick-and-Place手法を用い、Φ200-300μm、高さ200-300μm（アスペクト比2-3）の微小Cuピラーを高精度（位置精度: ±5μm以内）アセンブリする技術を確立し、フレキシブル基板（例えば、PDMSやポリウレタン、フレキシブルエポキシなど生体適合性が高い高分子材料）上に表裏配線を形成して、このCuピラーワイヤレットで接続する。さらにCuピラーのサイズスケーリングを追求し、Φ50-60μm、高さ200-300（アスペクト比3-4）レベルの極小Cuピラーを超高精度アセンブリ（位置精度: ±1-2μm）する技術の確立を目指す。
一方、並行して自己組織的な実装手法を検討し、Cuピラーを高集積化フレキシブルハイブリッドエレクトロニクスシステムに導入するための要素技術を研究する。例えば、液滴の表面張力を駆動力とした方法や、サイズ効果・粘着剤を利用した方法なども検討する。また、微細加工で誘導させた自己組織化実装の現象を深く理解して、極小構造体の一括アセンブリの科学を開拓する。
|
| Causes of Carryover |
昨今の半導体不足や不安定なウクライナ情勢の影響で購入予定装置の納期が遅れることが判明視したため。現在、装置の最終仕様を確定し、令和５年度の１０月納品を目指して調整中。
|
