ネットワーク分析を用いた低コストで柔軟な高信頼メモリアーキテクチャ

2022 Fiscal Year Research-status Report

• Project/Area Number: 22K19771
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 佐々木 広 東京工業大学, 工学院, 准教授 (20534605)
• Project Period (FY): 2022-06-30 – 2024-03-31
• Keywords: 信頼性 / ネットワーク分析 / メモリ

Outline of Annual Research Achievements

本研究では、半導体の微細化に伴い深刻さを増している（例えば宇宙線の中性子に起因する）ソフトエラーからシステムを守るメモリアーキテクチャの研究を行なう。既存のプロセッサはECC（誤り訂正符号）回路をメモリおよびキャッシュに搭載しこの問題に対処しているが、動作周波数の低下、回路規模の増大および電力消費の増加を伴ってしまう（求められる信頼性が高まるにつれこのオーバーヘッドはさらに大きくなる）。また実行時に保護するデータを取捨選択したり、製造後により弱いまたは強い符号に切り換える、などの柔軟性は持ち合わせていない。本研究ではコスト制約が厳しいIoTデバイスや、信頼性よりも性能や電力を重視するプログラムを常時実行する汎用の計算機システムに適した、低コストで実装可能な、柔軟に信頼性を調整可能とする高信頼化手法の確立を目的とする。ソフトエラーの解決策としては枯れた技術であるECC技術を、(1)誤り検知と誤り訂正の機能を切り離した新しいメモリアーキテクチャの提案と(2)プログラムの特性を利用し提案アーキテクチャを有効に活用する手法を用い、発展させることを狙う。応募者の過去の研究成果から得られた知見を活用し、プログラム内の「重要な」一部の命令を抽出し、実行時にはこれらの命令が生成するデータのみを選択的に保護することで低コストで柔軟な高信頼化手法を実現する。今年度は主に(1)に該当する新しいメモリアーキテクチャの考案を行なった。これは、重要な命令によって生成されるデータをログとして一部のメモリ領域に保存し、ソフトエラーをECCで検出し、回復不能である際にはログを用いてデータの回復を行なうものである。翌年度はこの新しいアーキテクチャの評価および改良に取り組む。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

その評価はまだであるものの、ベースとなる（であろう）アーキテクチャを考案するに至ったため。

Strategy for Future Research Activity

考案したメモリアーキテクチャの評価を用いるための環境を構築し（プロセッサシミュレータへの実装）、信頼性および性能の評価を、シングルスレッドおよびマルチスレッドプログラムに関して行なう。加えて、アーキテクチャの改良をするための解析を行なう。具体的には、信頼性や性能を損なう状況を理解すること、およびオーバーヘッド削減のための鍵となる特性を発見することである。これらの解析を通じて、より優れた手法を提案することを目的とする。

Causes of Carryover

計上していた人件費の一部（主に実装作業）が必要になるところまで研究が至らなかったため。また、同様の理由で物品の購入は翌年度に回すことにしたため。