2023 Fiscal Year Annual Research Report

Ultra-small sparse matrix serial computation mechanism with memory transpose

Research Project

Project/Area Number	22K19775
Research Institution	Nara Institute of Science and Technology
Principal Investigator	中島康彦奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (00314170)
Co-Investigator(Kenkyū-buntansha)	ZHANG Renyuan 奈良先端科学技術大学院大学, 先端科学技術研究科, 准教授 (00709131) KAN YIRONG 奈良先端科学技術大学院大学, 先端科学技術研究科, 助教 (50963732)
Project Period (FY)	2022-06-30 – 2024-03-31
Keywords	再構成可能アーキテクチャ / ニューラルネットワーク / 確率的計算
Outline of Annual Research Achievements	本年度計画であった「主記憶構造自体は改変せずに、一般的な確率的再構成可能デジタルアクセラレータ Multi-grained Reconfigurable Array（MGRA）別名DiaNet4を従来型メモリに接続することで、同等機能の実現を目指す。離散行列を圧縮した入力データをDiaNet4の各PEに流し込み、重みにも相当する被乗数は各PEのレジスタに保存し、2分木構造で大規模積和演算を行う方式に変更した。以上の計画に基づき、ハードウェアモデル開発＋評価を行う。アプリケーションには、MRI点群処理システム（uNET）を選択する。」に対し、次の研究成果を上げることができた。まず、時空間再構成機能を備えた超小型計算ユニットを開発した。新しいバイセクション・ニューラルネットワーク (BNN) トポロジに基づき、論理PEアレイが、ハードウェア上の物理計算ユニットに柔軟に分割写像される仕組みを考案した。論理PEアレイの形状や位置を調整することにより、機能に関する「空間的再構成能力」を実証した。一方、BNNトポロジの利点を活用するために、物理計算ユニットに対して確率的コンピューティング (SC) ロジックを統合した。精度に関する「時間的再構成能力」は、SC ビットストリームの長さを調整することにより実現できた。以上の構成により、提案手法が、エネルギー効率の尺度において、他の最先端近似計算ユニットよりも優れていることを示した。