2021 Fiscal Year Annual Research Report
バレーエンジニアリングを駆使したゲルマニウムスピン素子の室温高性能化
| Project/Area Number |
21J20019
|
|---|
| Allocation Type | Single-year Grants |
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
内藤 貴大 大阪大学, 基礎工学研究科, 特別研究員(DC1)
|
|---|
| Project Period (FY) |
2021-04-28 – 2024-03-31
|
| Keywords | シリコンゲルマニウム / スピン拡散長 / 歪み / スピンMOSFET |
|---|
| Outline of Annual Research Achievements |
本研究は、次世代の超低消費電力半導体素子であるGeベースのスピンMOSFETの動作実証を目標としている。スピンMOSFETの実現に向けて、伝導帯のバレー構造を変化させることでGeスピン素子の室温高性能化を目指す。
本年度、研究代表者はGeなどのマルチバレー半導体におけるスピン散乱の主要因であるバレー間散乱を抑制するために、バレーのエネルギー分裂が期待される歪みSiGeに着目した。Ge-on-Si(111)基板に成長したSi0.1Ge0.9は逆格子マップ測定から、歪みの緩和はなく0.64～0.66 %の引張歪みが確認された。リン(P)ドーピング濃度を変えた二つの試料と、比較として同程度のキャリア濃度のn-Ge試料を用意した。
キャリア濃度n ～ 1×(10の18乗) cm-3の歪みSi0.1Ge0.9において、Ge試料のおよそ2倍の移動度～823 cm2/(Vs)が得られた。これは歪みによって電子のバレー間散乱が抑制された結果だと考えられる。一方でキャリア濃度n ～ 5×(10の18乗) cm-3の歪みSi0.1Ge0.9は移動度の向上が見られなかった。これはフェルミエネルギーが伝導帯内部に入り、バレー間のエネルギー分裂が減少しているためだと推察される。
続いてスピン伝導特性を調べるために、スピン注入用強磁性電極材料としてCo系ホイスラー合金を用いて、歪みSiGeをチャネルとした横型スピン注入・検出素子に加工し、歪みSiGeのスピン拡散長を見積もった。キャリア濃度n ～ 1×(10の18乗) cm-3 の歪みSi0.1Ge0.9において、従来のGeにおけるスピン拡散長～0.5 μmを大幅に上まわるスピン拡散長～0.9 μmを室温で実証した。これはSiにおけるスピン拡散長に匹敵する値であり、歪みSi0.1Ge0.9のスピン伝導チャネルとしての有用性を示す結果である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
これまで実証されていなかった歪みによるバレー間スピン散乱の抑制効果を、歪みSi0.1Ge0.9におけるスピン伝導を詳細に評価することで初めて実証した。また、歪みSi0.1Ge0.9のドーピング濃度を制御した２つの試料を比較することで、バレー間散乱を抑制するためにはドーピング濃度を低くすることが重要であることを突き止めた。
|
| Strategy for Future Research Activity |
昨年の研究でGeの約2倍のスピン拡散長~0.9μmを実証した歪みSi0.1Ge0.9チャネルと、Ge素子で有効性が示されているFe原子終端高品質Co系ホイスラー合金を組み合わせることで、室温MR比(現状は~0.1%)の増大を目指す。
さらに、スピン伝導層の上部にゲート絶縁膜を形成しスピンMOSFET動作の実証実験を行う。ここでは、ホイスラー合金/歪みSiGe界面の反応によるスピン信号の減衰を抑える為に低温(300°C以下)プロセスでゲート絶縁膜を形成する。歪みSiGeに よる低スピン散乱が実現された結果、最終的には高移動度と高MR比を有するスピンMOSFETの動作実証を目指す。以上により、超高速・超低消費電力の情報処理・記憶デバイスに繋がる歪みSiGeスピンMOSFETの基盤技術の創成となる。
|
