2013 Fiscal Year Annual Research Report
ゲルマニウムMOS界面電気伝導機構の解明と高移動度化手法の確立
Project/Area Number |
23246058
|
Research Institution | The University of Tokyo |
Principal Investigator |
高木 信一 東京大学, 工学(系)研究科(研究院), 教授 (30372402)
|
Project Period (FY) |
2011-04-01 – 2014-03-31
|
Keywords | MOSFET / ゲルマニウム / 移動度 / 反転層 / サブバンド |
Research Abstract |
(1) Ge MOS界面移動度の系統的評価と散乱機構の明確化、面方位効果の明確化・・・バンド内界面準位へのキャリア捕獲によるGe MOSFETの実効移動度の劣化を改善するため、Al2O3/GeOx/Ge MOS構造に、原子状重水素アニールを施すことにより、バンド内準位量を低減し、表面キャリア濃度 8E12cm-2 において電子移動度488cm2/Vsを実証した。また、Al2O3/GeOx/Ge構造の(100), (110), (111)面nMOSFETとpMOSFETの動作を実証し、正孔移動度は(110)面、電子移動度は(100)面で最大ピーク移動度を取ることが分かった。 (2) GOI MOS界面移動度の系統的評価と散乱機構およびGOI薄膜効果の明確化・・・酸化濃縮法により作製したp型GOI基板に対し、SOGからのSbの固層選択拡散により高濃度n型S/Dを形成し、反転型GOI nMOSFETの動作を実現した。GOI厚16nmのGOI nMOSFETにおいて、5桁以上の大きなオン・オフ電流比、実効移動度として107cm2/Vsの値を実現した。また極薄GOI基板の作製法として、AlAs/InGaP/GaAs基板上のGe層を、Al2O3を挟んでSi基板上に直接貼り合わせする方法を提案し、18nmまでのGOI層薄膜化に成功した。GOI膜厚を55-18nmの間で系統的に変えたnMOSFETとpMOSFETを作製し、移動度のGOI膜厚依存性を明らかにした。18nmのGOI膜厚で、235 及び122cm2/Vs のピーク電子及び正孔移動度を実現した。 (3) Ge/GOI MOSFETの界面移動度に与えるひずみの影響の明確化・・・緩和SiGe上の二軸圧縮ひずみGe基板上に0.8 nmのEOTで552cm2/Vsのピーク正孔移動度を実現した。
|
Current Status of Research Progress |
Reason
25年度が最終年度であるため、記入しない。
|
Strategy for Future Research Activity |
25年度が最終年度であるため、記入しない。
|
-
-
[Journal Article] High Mobility CMOS Technologies using III-V/Ge Channels on Si platform2013
Author(s)
S.Takagi, S.-H.Kim, M.Yokoyama, R.Zhang, N.Taoka, Y.Urabe, T.Yasuda, H.Yamada, O.Ichikawa, N.Fukuhara, M.Hata and M.Takenaka
-
Journal Title
Solid State Electronics
Volume: Vol.88
Pages: 2-8
DOI
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] III-V/Ge CMOS device technologies for high performance logic applications2013
Author(s)
S. Takagi, M. Yokoyama, S.-H. Kim, R. Suzuki, R. Zhang, N. Taoka, and M. Takenaka
Organizer
223rd Spring Meeting of Electrochemical Society, E5 Symposium on Silicon compatible materials, processes and technologies for Advanced Integrated Circuits and Emerging Applications 3
Place of Presentation
The Sheraton Centre Toronto Hotel, Toronto, Canada
Year and Date
20130512-20130517
Invited
-
[Presentation] Limiting factors of channel mobility in III-V/Ge MOSFETs2013
Author(s)
S. Takagi, M. S.-H. Kim, R. Zhang, N. Taoka, Yokoyama and M. Takenaka
Organizer
223rd Spring Meeting of Electrochemical Society, E5 Symposium on Silicon compatible materials, processes and technologies for Advanced Integrated Circuits and Emerging Applications 3
Place of Presentation
The Sheraton Centre Toronto Hotel, Toronto, Canada
Year and Date
20130512-20130517
-
[Presentation] III-V/Ge CMOS device technologies2013
Author(s)
S.Takagi and M.Takenaka
Organizer
20th Symposium on Nano Device Technology (SNDT)
Place of Presentation
International Conference Hall of Nano Device Laboratory, Hsinchu, Taiwan
Year and Date
20130425-26
Invited
-
-
[Presentation] MOS interface control in III-V/Ge gate stacks and the impact on MOSFET performance2013
Author(s)
S. Takagi, R. Zhang, N. Taoka, R. Suzuki, S.-H. Kim, M. Yokoyama, and M. Takenaka
Organizer
2013 MRS (Material Research Society) Spring Meeting, Symposium CC “Gate Stack Technology for End-of-Roadmap Devices in Logic, Power, and Memory”
Place of Presentation
Moscone Center, San Francisco, USA
Year and Date
20130401-20130405
Invited
-