2013 Fiscal Year Annual Research Report
室温動作集積単電子トランジスタと大規模ＣＭＯＳ回路との融合による新機能創出
| Project/Area Number |
23246064
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
|
|---|
| Project Period (FY) |
2011-04-01 – 2015-03-31
|
| Keywords | 半導体物性 / 大規模集積回路 / Beyond CMOS / 単電子トランジスタ / ナノワイヤトランジスタ / 特性ばらつき / MOSFET |
|---|
| Outline of Annual Research Achievements |
本研究の目的は，ナノスケールの半導体構造中で新たに発現する物理現象を積極的に利用したいわゆるBeyond CMOSデバイスと，既存のCMOS回路を融合させることにより，新たな新機能を創出する新概念集積回路を実現することである．Beyond CMOSデバイスとして，本研究では室温動作のシリコン単電子トランジスタを取り上げる．また，既存のCMOS回路を構成するトランジスタとしては，シリコンナノワイヤトランジスタを選択した．もともと室温動作単電子トランジスタのチャネル構造は極細のナノワイヤトランジスタであり，単電子トランジスタとシリコンナノワイヤトランジスタは1チップ上の集積化に適している．単電子トランジスタとシリコンナノワイヤトランジスタの1チップ集積化プロセスの確立を目指し，シリコンナノワイヤトランジスタ作製プロセス技術の改良を試みた．電子ビーム露光条件の最適化とその後のエッチングプロセスの改良により，ナノワイヤ幅のばらつきを大幅に抑制できる作製プロセスの確立に成功した．ナノワイヤ幅のばらつきは0.5nm以下と極めて小さい．その結果，シリコンナノワイヤトランジスタのしきい値電圧ばらつきの標準偏差をナノワイヤ4nmで30mV程度に抑えることに成功した．また，電流ばらつきの標準偏差も5%程度と極めて小さい．これらの特性ばらつきは，トランジスタサイズが極微細であることを考慮すると世界最小レベルである．さらに，室温動作単電子トランジスタをCMOS回路で制御するための回路方式を検討した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
室温動作単電子トランジスタと既存のCMOS回路の融合による新機能創出にむけ，同一チップ上に特性ばらつきの極めて小さなシリコンナノワイヤトランジスタと単電子トランジスタを集積することに成功しており，本研究は着実に進んでいるといえる．
|
| Strategy for Future Research Activity |
シリコンナノワイヤトランジスタの特性をさらに向上させるとともに，室温動作単電子トランジスタの歩留まり向上を図る．
|
