2012 Fiscal Year Annual Research Report
時空間タイリングによる高性能シミュレーションコードの生成
| Project/Area Number |
23300006
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
中島 浩 京都大学, 学術情報メディアセンター, 教授 (10243057)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岩下 武史 京都大学, 学術情報メディアセンター, 准教授 (30324685)
|
|---|
| Project Period (FY) |
2011-04-01 – 2014-03-31
|
| Keywords | ハイパフォーマンスコンピューティング / タイリング / コード生成 / コード変換 |
|---|
| Research Abstract |
前年度に設計した各アプリケーションの時空間タイリング技法に基づき、それぞれタイリング対象のコード断片、大域情報、タイリング技法に分割したコード設計を行った。コード断片と大域情報の記述には、局所視点プログラミングに適した言語Physisをベースとし、各アプリケーションの特性に応じて所要の拡張を施した。
またタイリング技法については、複数の空間ループの列を融合したものをタイル化する方法と、個々の空間ループをタイル化して順次実行する方法とを比較した。前者は参照局所性に優れているが、ループボディが複雑化するためにコンパイラによるSIMD化などが困難になる傾向がある。比較検討の結果、PIC法のように複雑なものだけでなく、マルチグリッド法やFDTD法のように比較的単純なものであっても、SIMD化が困難であることが明らかになった。そこで、ループの単純化と参照局所性の維持を両立させるために、空間タイルループあるいはその最内ループをループ分割することで、一定の効果が得られることを確認した。またこの手法は、メニーコアプロセッサに対して特に有効であることを、予備評価によって確認した。
さらに前年度の研究で、時空間タイルの大きさだけでなく各次元のサイズが性能に強く影響することが明らかになったため、FDTD法のタイリングを対象として、各次元サイズを適切に調整するオフライン自動チューニング手法を開発した。このチューニングのための４次元パラメータ空間は巨大であり、また次元サイズの微小変化によって鋭敏に性能が上下することが明らかになったため、モンテカルロ法を用いた大域的探索と、問題の性質を利用した局所的で詳細な探索を組み合わせた探索手法を開発した。この結果、タイリングを施さないベースライン実装に対して、2.2倍の性能向上が得られるパラメータが、1000回未満の試行で得られることを明らかにした。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
各アプリケーションのコード設計は予定通り進捗し、それぞれについて概ね期待通りの性能が得られることが明らかになった。またループ単純化と参照局所性とを両立させる新たなタイリング方式や、タイルサイズのオフライン自動チューニングの有効性も確認した。しかし特にメニーコアプロセッサでは、アドレス計算の単純化など新たな課題が見出されており、また自動チューニングについては問題の性質に依存する探索法の一般化が課題となっている。
|
| Strategy for Future Research Activity |
各アプリケーションのタイル化コードに対して、複数のマルチコアプロセッサを持つノードから構成される大規模並列システムと、マルチコアプロセッサとメニーコアプロセッサからなる小規模な並列システムの双方を用いて、性能評価とそれに基づく改良を行う。特にメニーコアプロセッサについて、ループボディでのメモリアドレス計算の単純化など、特有の技法の適用を試みる。またオフライン自動チューニングについて、FDTD法で利用した問題依存の性質に相当する性質が、他の問題についてはどのようなものあるかを明らかにするとともに、多くの問題に適用可能な一般化を試みる。
|
