2012 Fiscal Year Annual Research Report
次世代超並列流体計算のためのメモリボトルネックの無いスケーラブル計算機の研究
| Project/Area Number |
23300012
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐々木 大輔 金沢工業大学, 工学部, 講師 (60507903)
山本 悟 東北大学, 情報科学研究科, 教授 (90192799)
|
|---|
| Project Period (FY) |
2011-04-01 – 2015-03-31
|
| Keywords | 高性能計算 / 計算機アーキテクチャ / 数値流体力学 / アクセラレータ / リコンフィギャラブル計算 / FPGA |
|---|
| Research Abstract |
平成24年度では、以下を実施した。
【１．密結合FPGAクラスタの構築と開発環境の整備】 複数のFPGAボードを導入し、これらを専用ネットワークで接続した密結合FPGAクラスタを構築した。また、前年度開発した試作用のソフトウェア・ハードウェアモジュールを用いて、今後の開発の土台となるアクセラレータシステムフレームワークを整備した。
【２．流体計算ハードウェアの実装による試作準備】 １で整備したフレームワークのテストと今後の設計・実装の基礎データおよび習熟を目的として、格子ボルツマン法に基づく流体計算専用ハードウェアの設計と実装を行った。これにより、密結合FPGAクラスタにおいて利用可能な演算器リソース量、メモリ・ネットワークの帯域や遅延、オンチップメモリの容量、ホストとのデータ転送速度などのデータが得られた。これは今後実施するBCMアクセラレータの詳細設計と試作実装の準備として重要なものである。
【３．BCMアクセラレータの計算コア基本設計】 前年度実施したシステムアーキテクチャ設計、および上記２を踏まえ、BCMアクセラレータの計算コアについて、基本設計を行った。計算コアは3次元のキューブに対し、フラクショナルステップ法における一連の計算ステップを実行するハードウェアであり、本研究ではストリームアーキテクチャにより実現をする計画である。一定のメモリ帯域に対してストリーム計算性能を向上できるように、これまでに提案を行ってきているスケーラブルストリーミングアレイをその基本とし、複雑な流体計算が可能となるような設計を行った。また、計算コア間で必要となるキューブ境界データの交換について、それを実現するためのハードウェアモジュールの機能設計を行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究では、最終的に試作実装を通じて実際の計算に対する性能評価を行うことを目的としている。これに対し、密結合FPGAクラスタの構築や試作実装環境の整備を順調に進めている。また、BCMアクセラレータの中心となる、計算コアについて、その基本アーキテクチャを定め詳細設計を行っている。さらに、性能モデルに基づき、メモリやネットワークなどによるデータ転送部分の要求性能を推定することにより、ボトルネックの無いハードウェア構成について検討を進めている。加えて、詳細設計や今後の試作に必要となるFPGAクラスタの基本データを、別の流体計算専用ハードウェアの試作により明らかにしていること、およびこれを通じて設計と試作実装に習熟できていることから、研究はおおむね順調に進展している。
|
| Strategy for Future Research Activity |
今後は、BCMアクセラレータの試作実装と評価のために、以下を実施する予定である。
１．BCM計算コアの完成と試作実装による評価 前年度より進めている計算コアの設計を完了し、FPGAへの実装を行う予定である。計算コアによる単一キューブの計算により、その性能や問題点の検証を行う。特に、メモリボトルネックの無いことを確認する。また、キューブ境界データ交換について、インターフェースなどの設計を進める。
２．BCMアクセラレータノードの詳細設計と試作実装 １の計算コアの他に、境界データ交換のためのハードウェアモジュール、FPGA間の自律的データ交換のための通信モジュールなどを設計し、FPGAへの実装を行う。特にFPGAのメモリ帯域、およびネットワークの通信帯域がボトルネックとならないように、計算性能や交換データサイズなどを考慮しながら設計を進める。
３．FPGAクラスタへの複数ノードの実装と実計算による性能評価 ２のノードを複数のFPGA上に実装し、大規模な実計算を行う。これにより、提案するアーキテクチャの専用計算機がメモリやネットワークがボトルネックとならずに台数に応じて計算性能が向上可能であることを評価する。また、消費電力を測定し、電力性能比を評価する。
|
Research Products
(34 results)
