2011 Fiscal Year Annual Research Report
複合Siウェハを用いた高性能・低電力ヘテロCMOSトランジスタの開発
| Project/Area Number |
23360146
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
李 康旭 東北大学, 未来科学技術共同研究センター, 准教授 (90534503)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
福島 誉史 東北大学, 未来科学技術共同研究センター, 准教授 (10374969)
田中 徹 東北大学, 大学院・医工学研究科, 教授 (40417382)
〓 志哲 東北大学, 未来科学技術共同研究センター, 助教 (40509874)
MURUGESAN Mariappan 東北大学, 未来科学技術共同研究センター, 産学官連携研究員 (10509699)
裴 艶麗 東北大学, 国際高等研究教育機構, 助教 (70451622)
|
|---|
| Keywords | ヘテロCMOSトランジスタ / 複合ウェハ / セルフアセンブリー張り合わせ |
|---|
| Research Abstract |
2インチSiウェハ上に化合物半導体チップを高い位置合わせ精度と接合強度で張り合わせる出来るセルフアセンブリー技術開発を行った。位置合わせ精度と接合強度に大きく影響する親水性膜の材料選択と表面粗さの条件を確立した。Siチップの張り合わせにも使われる親水性膜であるP-TEOS SiO_2膜でも親水性膜表面の粗さをRa 0.5A水準まで平坦化することで、InGaAsやGeなど化合物半導体チップがSiチップ並みの高い位置合わせ精度(<1um)と接合強度(20MPa)でセルフアセンブリー張り合わせるが出来ることを確認した。InGaAsやGeなど化合物半導体チップがSiO_2/Si_3N_4やSiO_2/Al_2O_3など専用の複合膜ではなく、P-TEOS SiO_2膜でも高い位置合わせ精度と接合強度で張り合わせる出来ることが確認できたことは、今後の大口径複合ウェハでの量産化観点から意義が大きいと考えられる。
ヘテロCMOSデバイス試作に必要な基本技術としては、InGaAs/Ge・ヘテロCMOSトランジスタ実現の鍵を握る、InGaAs、Geへの浅いp-n接合を形成するためのイオン打ち込み技術とイオン打ち込み後のアニール(熱処理)技術について評価を行った。InGaAs、GeともSiのような高温でアニールができないため、イオン打ち込み後の結晶欠陥を十分に回復させることが難しいという問題がある。Siの場合より低い温度でのイオン打ち込み後のアニール処理によるGe膜の結晶欠陥の振る舞い詳細を評価した。今後この結果を元にImGaAs膜とGe膜の結晶欠陥を最小化出来るイオン打ち込み条件とイオン打ち込み後のアニール温度条件の確立を目指す。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
東日本大震災により、セルフアセンブリー技術の確立とデバイスを試作するためのクリーンルームが大きな損傷を受けたため、要素技術の開発が停滞することとなった。セルフアセンブリー技術の確立に必要な環境は3ヶ月程度で復旧できたので、InGaAsチップとInPチップを2インチSiウェハ上に高い位置合わせ精度と接合強度で張り合わせる技術に関してはその後遅れを取り戻して予定以上の成果を得ることができたが、デバイス試作のためのクリーンルーム復旧が予想以上遅れたので必要な要素技術開発がやや遅れている状況である。
|
| Strategy for Future Research Activity |
デバイス試作に必要なクリーンルーム復旧の加速化とともに外部との密接な連携により要素技術開発を加速させ、開発の遅れを取り戻し、予定以上の成果を得るよう推進する。
|
