2013 Fiscal Year Annual Research Report
複合Ｓｉウェハを用いた高性能・低電力ヘテロＣＭＯＳトランジスタの開発
| Project/Area Number |
23360146
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
李 康旭 東北大学, 未来科学技術共同研究センター, 教授 (90534503)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
福島 誉史 東北大学, 未来科学技術共同研究センター, 准教授 (10374969)
マリアッパン ムルゲサン 東北大学, 未来科学技術共同研究センター, 産学官連携研究員 (10509699)
田中 徹 東北大学, 医工学研究科, 教授 (40417382)
ベ ジチョル 東北大学, 未来科学技術共同研究センター, 助教 (40509874)
|
|---|
| Project Period (FY) |
2011-04-01 – 2014-03-31
|
| Keywords | 複合Ｓｉウェハ / ヘテロＣＭＯＳトランジスタ / セルフアセンブリー張り合わせる |
|---|
| Research Abstract |
本研究では、大口径Siウェハ上にInGaAsから成るNMOSとGeから成るPMOSのCMOSを形成し、低コストで高性能・低電力化合物半導体CMOS LSIを製造できる技術開発を目指している。
平成23年度に、Siウェハ上に化合物半導体チップを高い位置合わせ精度と接合強度で張り合わせる出来るセルフアセンブリー技術を開発し、平成24年度に、ヘテロCMOSデバイス試作に必要な浅いp-n接合を形成するためのイオン打ち込み技術とイオン打ち込み後の熱処理)技術を開発した。平成25年度には、これらの技術を利用し、Siウェハ上に化合物半導体(InGaAs /Ge)チップを高い位置合わせ精度と接合強度で張り合わせし、GeおよびInGaAsチップからなるフォトダイオードを試作した。GeやInGaAsフォトダイオードの感度を増大するためにチップ厚さを薄くする必要があるが、GeやInGaAsチップ基板は脆弱なので、製作することは簡単ではない。脆弱なGe及びInGaAsチップを30μmまで問題なく薄化する技術を確立した。他にSiの場合より低い温度で、Ge及びInGaAsの結晶欠陥を最小化出来るイオン打ち込みとイオン打ち込み後のアニール温度条件を確立し、GeとInGaAsフォトダイオードを試作した。Siウェハ上に張り合わせされた薄いGeとInGaAsチップから製作されたフォトダイオードが低動作電圧 (0.5V)でも良好なp-n接合特性が得られたことが確認できたことは、今後大口径Siウェハ上に、低コストで高性能・低電力化合物半導体CMOS LSI製造の実現可能性が確認できたことで、その意義が大きいと考えられる。
|
| Current Status of Research Progress |
Reason
25年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
25年度が最終年度であるため、記入しない。
|
