2011 Fiscal Year Annual Research Report
三次元積層VLSIにおける配線システムのインテグリティに関する研究
| Project/Area Number |
23360156
|
|---|
| Research Institution | Kobe University |
|---|
Principal Investigator |
永田 真 神戸大学, 大学院・システム情報学研究科, 教授 (40274138)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
廣瀬 哲也 神戸大学, 大学院・工学研究科, 准教授 (70396315)
|
|---|
| Keywords | 電子デバイス / 集積回路 / 三次元デバイス / 電源ノイズ / 電源網 / 基板ノイズ / A/D変換器 / オンチップモニタ |
|---|
| Research Abstract |
本研究課題は、VLSIジヌテムの三次元積層化に関して、積層方向に延伸する配線システムのインテグリティ(完全性)を追及する設計技法の導出を目的としている。また、IMEC(ベルギー)を研究協力機関とすることで、IMECが保有する三次元積層型VLSIの構築技術と、提案者が保有するオンチップVLSI診断技術を持ち寄り、国際的な連携体制のもとで三次元積層化VLSIプロトタイプチップの実験評価を実現するものである。
平成23年度は、三次元積層型VLSIチップにおける信号伝達および電源供給の特性をオンチップで測定評価する手段の確立に向けて、チップ内部の信号波形を観測するオンチップモニタ、および三次元結合デジタル集積回路を搭載したプロトタイプチップを設計・開発した。加えて、第一次プロトタイプチップの実測評価も実施した。
研究実施計画の通り、シリコン貫通ビア(TSV)による信号の遅延やクロストーク、シリコン基板への信号の漏れ込み、を評価するためのテストチップを設計開発した。また、オンチップモニタを構成するアナログモジュールのひとつとして、低電力・省面積A/D変換器を逐次比較A/D変換アーキテクチャに基づいて設計するとともに、シミュレーションによる性能評価を行った
さらに、三次元積層型VLSIのプロトタイプとしてシリコンLSIチップ二層を積層し、TSV接続による三次元積層配線システムを構築した第一次の実製造品を入手した。三次元積層チップにおけるデジタル回路のノイズ波形をオンチップモニタにより初めて取得することに成功した。三次元積層配線システムによる電源供給の特性解析において、上層-下層間のノイズ結合を説明するためにシリコン貫通ビアのインピーダンスを含むシリコン基板結合ネットワークを考慮する必要があることを実験的に示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
三次元積層VLSIのプロトタイプチップについて、当初計画よりも早い段階で第一次の実製造品を入手し、三次元積層状態におけるデジタル回路のノイズ波形の取得実験に初めて成功した。この結果、三次元積層配線システムによる電源供給の特性解析において、シリコン貫通ビアのインピーダンスを含むシリコン基板結合ネットワークを考慮する必要があることを示し、本研究が目的とする配線システムの評価・解析を加速する成果を得た。
|
| Strategy for Future Research Activity |
平成23年度に、シリコン貫通ビア(TSV)を含む三次元積層配線の大信号応答特性を評価するためのプロトタイプチップの設計開発を計画通り完了した。平成24年度は、本プロトタイプチップの実製造品を入手し、詳細な実験評価を行う。また、三次元積層配線システムについて大規模メッシュモデルによる回路網モデルを構築し、実測データとの比較評価を通して、解析確度の高いモデリング手法について知見を得る。
|
