• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2012 Fiscal Year Annual Research Report

三次元積層VLSIにおける配線システムのインテグリティに関する研究

Research Project

Project/Area Number 23360156
Research InstitutionKobe University

Principal Investigator

永田 真  神戸大学, システム情報学研究科, 教授 (40274138)

Co-Investigator(Kenkyū-buntansha) 廣瀬 哲也  神戸大学, 工学(系)研究科(研究院), 准教授 (70396315)
Project Period (FY) 2011-04-01 – 2014-03-31
Keywords電子デバイス / 集積回路 / 三次元デバイス / 電源ノイズ / 電源供給網 / 基板ノイズ / オンチップモニタ / アンプ
Research Abstract

本研究課題は、VLSIシステムの三次元積層化に関して、積層方向に延伸する配線システムのインテグリティ(完全性)を追及する設計技法の導出を目的としている。また、IMEC(ベルギー)を研究協力機関とすることで、IMECが保有する三次元積層型VLSIの構築技術と、提案者が保有するオンチップVLSI診断技術を持ち寄り、国際的な連携体制のもとで三次元積層化VLSIプロトタイプチップの実験評価を実現するものである。
平成24年度は、昨年度に設計開発したプロトタイプチップのデバイス構築に関して、IMECとの協議により、三次元積層前の単体チップ、続いて三次元積層後のチップの順に機能および電気特性を確認しながら、難易度の高い三次元積層プロセスを着実に進めることとした。このため当初計画を延長し(本補助事業の繰越をお認め頂いて)、また現地に博士課程学生が滞在し、実験評価と設計改良を実施した。加えて、三次元積層システムに適したオンチップモニタのための要素回路の開発を行った。
本年度の具体的な成果は、①三次元積層チップに搭載するオンチップモニタの波形取得性能の決定要因の抽出とモデリング法の確立、②三次元積層チップに搭載したオンチップモニタによるスタック内部回路の信号や電源の電圧波形取得手法の確立と実証である。前者について、オンチップモニタに与える参照電圧およびサンプルタイミングのばらつきが波形歪を引き起こすことが主因であること、また後者について波形取得スループットを大幅に改善する回路構成法を見出した。
このほか、三次元積層化VLSIプロトタイプチップの初期評価を行い、三次元積層化したデジタルシステムの動作による電源ノイズを模擬的に発生する回路、三次元積層チップ内部の電源ノイズを観測する回路、の基本動作を検証するとともに、ノイズの発生と伝播に係る基本特性の実験評価が可能であることを確認した。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

平成24年度の当初計画では、三次元積層型VLSIプロトタイプチップを用いた電源配線・信号配線の電圧応答評価システムを構築し、デジタル回路の動作時に三次元積層配線に発生するダイナミックな電圧変動をオンチップモニタによりその場観測するシステムとして実験評価する予定であった。しかしながら、当該年度において、プロトタイプの開発を二段階に分け、単体チップ評価と積層チップ評価を着実に積み上げるよう計画を変更したため、システム全体の構築に時間を要した。この結果、三次元積層型VLSIプロトタイプチップの構築に成功するとともに、デバイスプロセスの期間に先行してプロトタイプチップの評価システムを完成した。平成24年度の取組みとして三次元積層型VLSIプロトタイプチップについて初期の動作確認を完了したことにより、平成25年度に詳細評価が可能となった。このように、平成24年度は、本研究課題を堅実に推進するための下地作りの期間であったと考えている。
その一方で、三次元積層チップに搭載するオンチップモニタの基本特性の理解が進み、波形取得性能の改善方針が得られた点は想定と異なる成果である。

Strategy for Future Research Activity

平成25年度は、三次元積層型VLSIプロトタイプチップを用いた配線系の大信号応答特性の評価、三次元積層配線の等価回路モデリング、および高いインテグリティを得るための三次元構造や二次元レイアウトの指針、について研究を進める。

  • Research Products

    (4 results)

All 2013 2012

All Journal Article (2 results) (of which Peer Reviewed: 2 results) Presentation (2 results)

  • [Journal Article] Performance Evaluation of Probing Front-End Circuits for On-Chip Noise Monitoring2013

    • Author(s)
      Yuuki Araga, Nao Ueda, Yasumasa Takagi, Makoto Nagata
    • Journal Title

      IEICE Transactions on Fundamentals

      Volume: Vol. E96-A, No.12 Pages: 2516-2523

    • Peer Reviewed
  • [Journal Article] A Nano-Watt Power CMOS Amplifier with Adaptive Biasing for Power-Aware Analog LSIs,2012

    • Author(s)
      Yumiko Tsuruya, Tetsuya Hirose, Yuushi Osaki, Nobutaka Kuroki, Masahiro Numa, Osamu Kobayashi
    • Journal Title

      Proceedings of the 38th IEEE European Solid-State Circuits

      Volume: 38 Pages: 69-72

    • Peer Reviewed
  • [Presentation] 適応バイアス技術を用いた超低電力CMOSオペアンプの評価2012

    • Author(s)
      鶴屋由美子, 廣瀬哲也, 大崎勇士, 黒木修隆, 沼 昌宏, 小林 修
    • Organizer
      電子情報通信学会ソサイエティ大会
    • Place of Presentation
      富山市
    • Year and Date
      20120911-20120914
  • [Presentation] 三次元積層LSIチップにおける基板ノイズの層間評価2012

    • Author(s)
      高木康将、荒賀佑樹、永田真、Geert Van der Plas, Jaemin Kim, Nikolaos Minas, Pol Marchal, Michael Libois, Antonio La Manna, Wenqi Zhang, Julien Ryckaert, Eric Beyne
    • Organizer
      電子情報通信学会集積回路研究会
    • Place of Presentation
      札幌市
    • Year and Date
      20120802-20120803

URL: 

Published: 2015-05-28  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi