2013 Fiscal Year Annual Research Report
統合型誘電率設計手法を用いた極低消費電力素子のナノ材料プロセスの研究開発
Project/Area Number |
23360321
|
Research Institution | Kyoto University |
Principal Investigator |
江利口 浩二 京都大学, 工学(系)研究科(研究院), 准教授 (70419448)
|
Co-Investigator(Kenkyū-buntansha) |
斧 高一 京都大学, 工学(系)研究科(研究院), 教授 (30311731)
鷹尾 祥典 京都大学, 工学(系)研究科(研究院), 助教 (80552661)
|
Project Period (FY) |
2011-04-01 – 2014-03-31
|
Keywords | プラズマ / 欠陥構造 / 誘電率 / 電気容量 / 分子動力学法 / 変調反射率分光 / シリコン |
Research Abstract |
(A)誘電率解析システムの微細構造解析への改造,(B)分子動力学法を用いた3次元構造における欠陥形成過程モデリング: (A)Siデバイスの消費電力を増大させる欠陥を,実デバイス構造で計測できる顕微変調反射率分光システム(PRSシステム)を構築した.当初計画のPRSのin-situ化よりも産業界からの要望の高い微細構造(特に3次元構造)に注目し,数10um領域でのPRS解析を具現化した.新システムによって,プラズマ処理前後の誘電関数(信号)変化の取得を実証した.また,従来構造において,1/C2法による誘電率解析により,消費電力低減のための熱処理回復過程のモデリングに取り組み,大気圧プラズマトーチを用いた熱処理回復の可能性,ならびに通常の熱処理による回復過程のモデリングを行った.その結果,プラズマ処理による表面層数nm領域の欠陥構造は,通常の最先端Siデバイスの熱処理回復モデリングとは異なった活性化エネルギーで支配されるダメージ回復プロセスに従うことがわかった. (B)分子動力学計算(MD)を用いて,将来主流となる3次元デバイス構造における欠陥形成過程をモデル化した.従来の斜入射イオンによる欠陥形成だけでなく,基板に侵入したイオンの統計的散乱過程による欠陥形成が重要となるという事実を,MDにより明らかにした.さらに,統計的散乱過程に加え,底面部からのスパッタ過程による側壁領域での欠陥形成も,Siデバイスの消費電力増大を誘発する要因となることを明らかにした. 今後,(B)で提案したメカニズムの実証を,(A)の手法を用いて進める予定である.
|
Current Status of Research Progress |
Reason
25年度が最終年度であるため、記入しない。
|
Strategy for Future Research Activity |
25年度が最終年度であるため、記入しない。
|
Research Products
(8 results)