• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2012 Fiscal Year Research-status Report

最小SD数表現を用いた長い語長の剰余べき乗演算システムの研究

Research Project

Project/Area Number 23500057
Research InstitutionGunma University

Principal Investigator

魏 書剛  群馬大学, 工学(系)研究科(研究院), 教授 (10251125)

Keywords剰余演算,ギリシャ / 剰余数系の変換,台湾
Research Abstract

長い語長を持つ剰余演算アルゴリズムおよび剰余演算システムの高速化について、Signed-Digit(SD)数による演算回路の高速化、演算回数の最小化および演算の並列化を実現するため、アルゴリズム詳細の解析や実装を行い、問題点を解析した。まず、SD数表現の剰余加算の高速化のため、符号化などを検討し、回路コストと遅延時間の最適な剰余加算回路構成を考察した。具体的に、2進SD数の3値を2値符号の2ビットで表現することについて、符号化可能な組み合わせを行い、ハードウェア記述言語VHDLによる回路設計と性能評価を実施した。そして、長い語長の剰余乗算について、高速なSD数剰余加算アルゴリズムを用いることにより、新しい符号化を使用した直列型剰余乗算回路を構築した。従来の剰余加算回路の一部を使った構造となったため、ハードウェア規模と動作周波数との両方においても性能が大幅に改善された。さらに、これらの演算アルゴリズムおよび演算回路を用いた長い語長の剰余べき乗演算のRSA暗号化処理回路を設計した。2024ビットの語長でも、高速に暗号化処理を可能にし、1つのVLSIチップに実装できることが分かった。また、SD数表現から最小SD数を求めるアルゴリズムを提案し、改良のアルゴリズムを用いる回路構成を考察した。SD数表現を最小SD数表現へ変換する回路の改良方法も行った。長い語長をもつ演算システムに、最小SD数表現を有効に利用できることを明らかにしている。これらの研究結果は、研究会、ワークショップおよび国際会議にて発表された。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

回路システム設計およびアルゴリズムの研究を順調に進展している。最小SD数表現を求める方法もほぼ確立している。最小SD数を長い語長演算への応用について検討中である。特に、RSA暗号処理のような剰余べき乗について、最小SD数表現を導入した場合、評価の方法などを検討する必要がある。現在、このような問題を解析している。

Strategy for Future Research Activity

最小SD数表現を導入したアルゴリズムと回路システムの構造を検討する。現在、検討している構造には、剰余除算回路が含まれる。したがって、剰余除算回路についても研究を行う。剰余除算の演算回数は1回だけなので、最小SD数を有効に使用し演算量を大幅に減らすことにより、長い語長を有する剰余べき乗演算の高速化を実現する。今年度、これらの結果をまとめ、国際会議などで発表したい。

Expenditure Plans for the Next FY Research Funding

該当なし

  • Research Products

    (8 results)

All 2013 2012

All Journal Article (8 results) (of which Peer Reviewed: 6 results)

  • [Journal Article] Residue-Weighted Number Conversion for Moduli Set {2n-1, 2n+1, 22n+1, 2n} Using Signed-Digit Number2013

    • Author(s)
      C. Jiang and S. Wei
    • Journal Title

      Journal of Circuits, Systems, and Computers

      Volume: 22 Pages: 1-17

    • DOI

      10.1142/S0218126612500703

    • Peer Reviewed
  • [Journal Article] SD数演算を用いたRSA暗号処理回路の設計の性能評価2013

    • Author(s)
      浅岡隼一、田中勇喜、議書剛
    • Journal Title

      信学技報

      Volume: 115 Pages: 45-50

  • [Journal Article] Residue-Weighted Number Conversion for Moduli Set {22n-1, 22n+1+1, 2n} Using Signed-Digit Number2012

    • Author(s)
      C. Jiang and S. Wei
    • Journal Title

      Proceedings of the 10th Annual IEEE Northeast Workshop on Circuits and Systems

      Volume: 1 Pages: 9-12

    • Peer Reviewed
  • [Journal Article] 剰余SD数の非零桁数を削減する変換アルゴリズム2012

    • Author(s)
      田中勇樹、魏書剛
    • Journal Title

      第25回回路とシステムワークショップ論文集

      Volume: 1 Pages: 156-159

    • Peer Reviewed
  • [Journal Article] Sequential Modular Multipliers Using Residue Signed-Digit Additions2012

    • Author(s)
      S. Wei
    • Journal Title

      Journal of Communication and Computer

      Volume: 8 Pages: 872-878

    • Peer Reviewed
  • [Journal Article] Residue Signed-Digit Arithmetic and the Conversion between Residue and Binary Numbers for a Four-Moduli Set2012

    • Author(s)
      S. Wei and C. Jiang
    • Journal Title

      Proceedings of 11th International Symposium on Distributed Computing and Applications to Business, Engineering and Science

      Volume: 1 Pages: 436-440

    • Peer Reviewed
  • [Journal Article] An RSA encryption Implementation Method Using Signed-Digit Arithmetic Circuits2012

    • Author(s)
      S. Wei
    • Journal Title

      IEEE Proceedings of 5th International Conference on Biomedical Engineering and Informatics

      Volume: 1 Pages: 1337-1341

    • Peer Reviewed
  • [Journal Article] SD数の2値符号化による算術演算回路の最適化設計と性能評価2012

    • Author(s)
      小林拓矢、茂木和弘、魏書剛
    • Journal Title

      信学技報

      Volume: 115 Pages: 39-44

URL: 

Published: 2014-07-24  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi