2013 Fiscal Year Research-status Report
符号の状態に応じて適応的に動的再構成を行うＣＡＢＡＣコーデックアーキテクチャ
| Project/Area Number |
23500064
|
|---|
| Research Institution | Okayama Prefectural University |
|---|
Principal Investigator |
小椋 清孝 岡山県立大学, 情報工学部, 助教 (90275371)
|
|---|
| Keywords | CABAC / 投機処理 / FPGA / 動的再構成 |
|---|
| Research Abstract |
前年度に引き続き，CABAC復号処理回路のアーキテクチャの基本設計および算術復号部の回路設計を行った．設計は，FPGAを実装ターゲットとして行った．
検討中のアーキテクチャは，CABAC復号における複数のコンテキストインデックスに対応する各符号に対して並列に算術復号を行い，最終的に入力符号と比較して結果を選択するという構成である．他の機関による既報では，同様の方法で4bit程度を同時処理する方法が報告されているが，本研究ではさらに長いbit数に対して同時処理を行うことを目標としている．ただし，bit数が長くなるとパターン数も増加し，必要な算術復号器の数が増加してしまい回路規模が爆発するため，有効であると思われるパターンを予測・選択して復号処理を行うことで，必要な算術復号器の数を減らす方針である．現在は，このような並列処理状況下での再正規化の方法および処理タイミングについて検討を行なっているところである．
同時に，昨年度に引き続き，H.264のリファレンスソフトウエアJMと幾つかのサンプル動画データを用いて，復号時の内部変数を取得して相関の解析を行った．今年度はより上位のパラメータの相関を調べることとし，解析対象のシンタックスエレメントをエンコード対象となる画像の残差信号にしぼり，値の出現頻度やその相関関係について調査した．
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
本研究の目的である投機手法を行なう上で，各種の依存関係の分解が予想以上に困難であり，アーキテクチャの全体像をなかなか確定できなかったため研究計画全体で遅延が発生している．投機確率を向上させるための情報を各種のパラメータから得るためのパラメータ解析も進めているがこちらもまだ途上段階である．
ハードウエア設計については，処理に必要な各モジュールを実装しつつあり，投機の方針を確定すれば設計自体意は問題ないと考えている．
|
| Strategy for Future Research Activity |
研究協力者として研究室所属の大学院生2名（修士2年 宮崎雅之および 同1年 木下巧登）と協力して研究を進める．選択処理のためのパラメータ解析を早急に進めて選択方法を決定するとともに，早期に処理回路の全体構成を確定して処理回路全体の実装を進める．パラメータ解析，回路実装にそれぞれ研究協力者1名を配置し，研究代表者は特に回路実装をメインに研究を進行させることとしている．回路設計においては，シミュレーションによる検証の終了後，FPGA実装・評価を行う前にVDEC試作依頼を行いASIC試作を前倒しにする予定である．
学外発表について，研究協力者２名は，それぞれFIT（情報科学技術フォーラム），電気・情報関連学会中国支部連合大会，HISS，電子情報通信学会総合大会，情報処理学会全国大会等での発表を予定している．研究代表者は上記学会に加え，各種研究会および回路関連国際会議等での発表，および論文投稿を行う予定である．
|
| Expenditure Plans for the Next FY Research Funding |
研究の遅れにより実質的な設計作業が遅れているため、VDEC試作をを行うことができなかったこと、および、まとまった成果が出ていないために各種の発表を行なうことができなかったのが主な原因である。
次年度の支出で大きいものは，VDEC試作費用である．費用として100万円を予定している．
また，発表旅費は，国内発表分として各研究協力者および研究代表者で各20万円程度となる予定である．代表者の国外発表分として2回分40万円程度，論文投稿費2回分20万円等となり，これに付随する学会参加費等の支出を予定している．
|
