2012 Fiscal Year Research-status Report
ＩＰを用いたタイルベースＮｏＣのシステムの構成と設計技術に関する研究
| Project/Area Number |
23500069
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
渡邊 孝博 早稲田大学, 理工学術院, 教授 (70230969)
|
|---|
| Keywords | Intellectual Property / ネットワークオンチップ (NoC) / NoC構成手法 / システムオンチップ SoC / LSIアーキテクチャ / 設計自動化 / 低消費電力アーキテクチャ / 低消費電力キャッシュ |
|---|
| Research Abstract |
課題に対して平成24年度は以下の項目の研究を行った: (1)NoC（Network on Chip)のアーキテクチャの最適化 (2)各種の制約条件下でのNoCルーティング (3)制約条件下でシステムレベルの自動配線の手法 (4)CPUキャッシュの低消費電力アーキテクチャ
(1)では、超大規模なシステムのハードウェア実装として最近、特に注目されている３次元IC構造を基に、物理サイズや信号遅延などの制約条件下で最適な「３D NoC」を構成する手法を提案した。レイテンシや消費電力の点で従来より優れたNoCを構成できた。 (2)では、NoCのレイテンシ、消費電力、耐故障性などの各問題に対して、ルーティングの面から改善する手法を提案し、いくつかについてシミュレーション実験で効果を確認した。(3)では、さらに上位のシステムレベルの実装問題として、PCBのバス配線やflip-chipのI/O結線において、制約条件下で信号品質を向上するための配線手法を研究した。一部迂回できるバス配線、配線障害物がある場合の等長配線、および、flipchipやTSV利用時の配線最適化についてアルゴリズムを試作し、実験評価した。(4)では、NoCやSoCの消費電力と性能の問題を解決するために構成要素であるIPコアのレベルでの問題解決を図った。とりわけコア内ではプロセッサのキャッシュが電力消費の主因であるため、L1キャッシュをアプリケーションに応じて低電力動作させる機構を提案し、ベンチマークデータによる実験で効果を確認した。また、上述の研究に関連したLSI実装設計支援技術として、LVS検証のEDAおよびCADシステムの改良を行った。
以上の研究成果は学術雑誌および学会等で公表した。未公開の成果については現在、学外発表を準備中である。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度の作業項目として当初掲げたテーマは（1）カスタマイズ可能IPの設計環境、（2）カスタマイズIPを利用するSoC/NoCの構成法、(3）NoCの性能向上のための要素技術であるルータ回路、ルーティング手法 、および (4)３D-NoCのアーキテクチャ である。この内、(1)については設計環境の定義とフローを明確にし、ほぼ収束した。そこで、今回はNoCに重点を置いて、(2)構成法、(3)ルーティング、(4)３Dアーキテクチャ の研究を行った。
NoC構成法では、ホモジーニアス/へテロジーニアス、コア形状のレギュラー/イレギュラー、実装次元の２D/３Dの各場合についてトポロジやコア配置について検討し、比較評価した。さらに、新しい実装形態である光NoC（Optical NoC）について、opticalとElectricalネットワークの組み合わせと、そのアーキテクチャを検討し、シミュレーションを行った。
NoCルーティングについては、レイテンシ、消費電力、耐故障性などの各問題に対して、ルーティングの面から改善する手法を提案した。具体的には、adaptive routing手法を基本に、fault-tolerant, deadlock-free, congestion-avoidingの各対策を導入したプログラムを開発した。シミュレーション実験および評価作業は継続中である。
３D－NoCについては、上述のNoC構成法およびルーティングのテーマ内で３Dへ拡張した場合を検討したと同時に、３Dの最適構成を得るためのパラメータ決定をGAを用いて探索する手法を開発した。実験結果では従来の手法によるNoC構成に優る構成を得られることが確認できた。
以上の成果は学術論文および学会発表等で適宜公開し、計画通りである。
|
| Strategy for Future Research Activity |
SoC(System on Chip)設計に関する最近の動向では、集積度、消費電力、速度性能の3点からブレークスルーを図るために、オンチップネットワーク、すなわち、NoCと３次元実装とに一層の注目が集まっている。さらに、システムの大規模化対応の要求とTSV(Through-Silicon Via)や新しいチップパッケージの提案・試行とが相俟って、システムレベルの実装の課題が大きくなっている。そこで、今後の研究方向として、IP利用設計およびNoCに関するこれまでの研究開発実績をベースに、３D－NoCの構成問題とその上での制約条件付ルーティング手法の研究を継続して進める。また、システムレベルの問題に対応するために、システムバスの配線問題および3次元実装の配線問題の研究を並行して進める。これら設計に関わる作業をサポートするためのEDA環境についても並行して行う。
|
| Expenditure Plans for the Next FY Research Funding |
主な用途は以下の通り
研究旅費（学会参加旅費）、
計算機実験用消耗品、
研究補助&資料整理のための謝金
|
Research Products
(6 results)
