• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2012 Fiscal Year Research-status Report

動的再構成による自律制御システムのための開発プラットフォーム

Research Project

Project/Area Number 23500070
Research InstitutionRitsumeikan University

Principal Investigator

泉 知論  立命館大学, 理工学部, 准教授 (30303887)

Keywords動的部分再構成 / オンチップネットワーク / 組込みプロセッサ / 高位合成
Research Abstract

平成24年度は、動的部分再構成を行うためのプロトタイプ実装のための基本構成要素の検討と設計、認識回路の設計手法の検討を進めた。システム構成として、主たる機能である画像処理、認識、制御などの高負荷な処理を専用ハードウェアモジュールが担い、全体の制御は小規模プロセッサが担うアーキテクチャをとる。
基本構成要素のひとつとして、動的に再構成されるハードウェアモジュールの相互接続網について検討した。動作モデルの初版として、機構の単純さ、回路規模、デッドロック・フリーの確実な動作を重視し、トークンリングを採用した。トークンリングのインターフェース回路を設計し、基本動作を確認した。Xilinx社FPGAのXC5VLX50で、回路規模は117スライス、最大動作周波数は339MHzであった。
さらに基本構成要素として、制御用の小型のプロセッサを開発した。成果を広く共有するための公共性と、回路規模、シンプルさを重視し、公的検定用プロセッサCOMET-IIの仕様に沿うこととした。組込み制御向けに割り込みなどの機能を拡張し、FPGA上で動作するソフトコアプロセッサとして設計した。Xilinx社FPGAのXC3S400Aで、動作を確認し、回路規模は899スライス、最大動作周波数は53MHzであった。
また、画像認識のハードウェア設計を支援するために、高位合成の活用を検討した。二次元データに対するパターンマッチ処理を実装し、その高速化のためのラインバッファライブラリを設計した。2cycle/data のスループットで動作する。ALTERA社FPGAのEP4CE115F29C7に実装し、1画素8ビット、幅1280画素、5ライン時で、回路規模は282ロジックエレメント、最大動作周波数は157MHzであった。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

計画では、ロボット・カーのプロトタイプの物理的な設計、認識アルゴリズム、制御アルゴリズムの高度化、認識アルゴリズムのハードウェア化の検討までを2年目の達成目標としていた。
ロボット・カーのプロトタイプについて、フレームと車輪、FPGAボード、カメラ、モーターとモーター制御などの基本構成要素を持つ最低限の試作機は実現できている。
情報処理部の基本構成はモデルとしては固まっている。それを実現する構成要素について、基本的なもの(チップ内ネットワークインターフェース、マイクロプロセッサ)を個別に設計するにとどまっている。予算の都合上、設計を研究室内大学院生とすすめており、設計者のトレーニング、設計とデバグに時間がかかってしまった。
認識アルゴリズム、制御アルゴリズムの実装について、当初ハードウェア記述言語による設計を想定していたが、高度なアルゴリズムをレジスタ、演算器レベルの抽象度で表現することは予想以上に困難であった。そのため、より抽象度の高い高位合成技術を開発に導入した。画像処理のための基本回路のライブラリ化設計まで実現した。

Strategy for Future Research Activity

今年度が最終年度であり、本課題の主眼である動的部分再構成向け適応的アルゴリズムの開発と実現性の検証に注力する。動的部分再構成による適応的画像フィルタ処理を実現するため、個別のフィルタ回路の開発、インターフェース回路を介しての接続、動的再構成制御部分の連携を試行する。
フィルタ回路の開発においては、複数のパタン認識アルゴリズムを実装する。高位合成系の設計支援ソフトウェアツールを用い生産性を向上する。
動的再構成制御部分は昨年度開発したソフトコアプロセッサによるソフトウェア制御を実装する。
インターフェース回路を介して各モジュールを接続し、FPGAボード上で実行し、実現性の検証、性能評価を行う。

Expenditure Plans for the Next FY Research Funding

アルゴリズムの実装の生産性を高めるため、高位合成系の設計支援ソフトウェアツールを導入する。そのライセンス保守費用として24千円を使用する。
アルゴリズムの実装と実証実験の補助者のために謝金72千円を使用する。
実装支援者(ツールベンダ等)との打合せのための出張旅費に80千円程度(首都圏出張40千円程度×2回)、成果発表のための学会出張旅費および参加費に150千円程度(国内2泊3日80千円程度×2回)の支出を見込む。
その他、実装に必要な部材、会議費、等に数万円の支出を確保する。

  • Research Products

    (4 results)

All 2013 2012

All Journal Article (4 results)

  • [Journal Article] 画像処理用ラインバッファの高位合成系向けライブラリ化設計 コンピュータシステム2013

    • Author(s)
      荒川尚久, 泉知論
    • Journal Title

      電子情報通信学会 技術研究報告

      Volume: Vol.112, No.375,376,377 Pages: 129-134

  • [Journal Article] 公的検定用プロセッサCOMET IIの組込み向けソフトコアとしての設計と評価2013

    • Author(s)
      木本慧, 泉知論
    • Journal Title

      電子情報通信学会 技術研究報告

      Volume: Vol.112, No.451 Pages: 111-116

  • [Journal Article] 組込みシステムにおける動的部分再構成の活用のためのモジュール相互接続網と再構成制御部の一設計2012

    • Author(s)
      水野友和, 木田義彰, 上出亮, 寺田慎, 徳田充祥, 泉知論
    • Journal Title

      電子情報通信学会 技術研究報告

      Volume: Vol.112, No.70 Pages: 67-70

  • [Journal Article] Impulse-Cを用いたConnect-6思考アルゴリズムのハードウェア化とFPGAによる実装評価2012

    • Author(s)
      荒川尚久, 泉知論
    • Journal Title

      電子情報通信学会 技術研究報告

      Volume: Vol.112, No.70 Pages: 131-136

URL: 

Published: 2014-07-24  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi