2012 Fiscal Year Research-status Report
| Project/Area Number |
23560389
|
|---|
| Research Institution | The University of Electro-Communications |
|---|
Principal Investigator |
本城 和彦 電気通信大学, 情報理工学(系)研究科, 教授 (90334573)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
石川 亮 電気通信大学, 情報理工学(系)研究科, 助教 (30333892)
|
|---|
| Keywords | 単電子トランジスタ / ＨＥＭＴ / ＨＢＴ / 電力利得 / マイクロ波 |
|---|
| Research Abstract |
SETは単電子トランジスタと呼ばれるようにその名称にトランスファーレジスターを語源とするトランジスタという用語が含まれている。このトランスファーレジスター機能を最大限発揮させ、これまでＳＥＴにおいては十分議論されてこなかった電力利得と帯域に関して詳細な検討を行った。今年度は、SETの解析モデルとして内田らより提案されている電流モデル式をベースとし、この式をゲート電圧、およびドレーン電圧で編微分して得られる量をとトランスコンダクタンスおよび出力コンダクタンスと定義し高周波等価回路を導出した。この等価回路の入力端子に信号源を接続し、出力端子に負荷インピーダンスを接続したとき、入力電力を電源の有能電力で定義し、整合負荷における消費電力を出力電力と定義する。このときの出力電力と入力電力の比、すなわち有能電力利得を、ＳＥＴを構成するする上で必要な二個のトンネル接合と一個の接合容量の回路パラメータを用いて計算を行った。この結果ソース側のトンネル接合を実現可能な範囲である９０ＭΩ低下させると電力利得を４０ｄＢ改善できることが分かった。一方ドレーン側のトンネル接合は高抵抗化による電力利得向上効果と相互コンダクタンス低下による電力利得低減効果が互いの打ち消しあい、最適設計しても電力利得に大きな改善が見られないことが分かった。トンネル接合の構造とトンネル抵抗およびトンネル容量の関係も導出し、本研究で得られた電力利得計算手法とリンクさせることができるようになった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
電力利得の発現の普遍的原理であるトランスファーレジスタ（入力電流が低抵抗入力領域から高抵抗出力領域へ遷移する）機能を複数の電子デバイスを用いて増長するカスコード回路について在来型デバイスであるGaAs系pHEMTとInGaP/GaAs HBTを用いて検討した。カスコード回路を独立バイアス型構成にすることにより電力利得の向上のみならず、ひずみ特性の改善と電力効率の改善を同時に達成できることをシミュレーションおよび実験的により示した。加えてトランジスタ真性部は周波数特性を殆ど持たないことを利用し、低周波ロードプルによりトランジスタの非線形特性をモデリングし、寄生素子に関しては高周波の線形パラメータ抽出法により決定し、トランジスタ全体のマイクロ波モデリングを完成させる方法を提案した。これらの知見により、電力効率を最大化するトランジスタの最適負荷条件を直流、基本波、高調波を含めて導出し、GaNHEMTを用いて5.8GHz帯でドレーン効率90%の実測値（世界最高値）を達成した。これら従来型デバイスで得られた電力利得に関する知見に基づき、２つのトンネル接合と１つの極小容量接合とから構成される電子システムの一つである単電子トランジスタ（ＳＥＴ）のモデリングを行った。SETの解析モデルとして内田らより提案されている電流モデル式をベースとし、この式をゲート電圧、およびドレーン電圧で編微分して得られる量をとトランスコンダクタンスおよび出力コンダクタンスと定義し高周波等価回路を導出した。この結果ソース側のトンネル接合を実現可能な範囲である９０ＭΩ低下させると電力利得を４０ｄＢ改善できることが分かった。トンネル接合の構造とトンネル抵抗およびトンネル容量の関係も導出し、本研究で得られた電力利得計算手法とリンクさせることができるようになった。
|
| Strategy for Future Research Activity |
前年度までに得られた知見をベースに、電力利得を最大化できるSET構造パラメータ最適値を求める。またSETにFETやHBTなどの在来型デバイスを接続し混成して用いるBiSET（Bipolar SET)やSETFET(SET Field Efect Transistor)などの最適構成を提案してゆく。またこれまでに開発した低周波ロードプルを用いたマイクロ波帯デバイスモデリング技術をシミュレーション上でSETやBiSET、SETFETに適用しその振る舞いを調べる。
|
| Expenditure Plans for the Next FY Research Funding |
学会(EuMC2013、SSDN2013)出張旅費と学会参加費に使用予定
|
