• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2011 Fiscal Year Research-status Report

環境に適応し成長する機能メモリベースVLSIシステムに関する研究

Research Project

Project/Area Number 23560400
Research InstitutionHiroshima University

Principal Investigator

小出 哲士  広島大学, ナノデバイス・バイオ融合科学研究所, 准教授 (30243596)

Project Period (FY) 2011-04-28 – 2014-03-31
Keywords物体追跡 / 特徴量抽出 / 特徴量学習 / 画像処理 / 集積回路 / アーキテクチャ / ソフトウェア/ハードウェア協調設計
Research Abstract

当初の予定では、初年度は(1)画像情報をベースにしたオブジェクト抽出、(2)ビルトイン並列特徴抽出、並びに、(3)学習連想メモリのアーキテクチャの開発を予定していたが、研究を進めるうちに、各アルゴリズムの改良が必要であることがわかったため、計画を少し変更して画像処理アルゴリズムの改良と拡張を行い、これに基づくオブジェクト抽出と特徴抽出についてアルゴリズムとアーキテクチャの検討を行った。また、(3)に対しても同様にアーキテクチャの改良が必要と判断したため、まず連想メモリの改良を先に行った。(1)に関しては、画像分割とオブジェクトマッチングに基づく物体追跡アルゴリズムを改良し、カメラ自体が動く場合に対しても正しくオブジェクトをグルーピングすることでオブジェクト追跡ができるように改良を行い、アーキテクチャ化について検討した。(2)に関しては、実際のアプリケーションを想定して、開発しているSIMDプロセッシングエンジン向けの顔検出アルゴリズムや車検出アルゴリズムを開発した。特に車検出に関しては、アプリケーション特有の特徴量抽出とアルゴリズムの改良を行うことで検出精度の向上を図った。また、新たに画像の特徴量を抽出するアルゴリズムとして、D-SIFTと呼ばれる方法を用いることを検討し、これに対するハードウェア化に関する考察を行った。そして、オブジェクトの特徴量学習と識別のためのサポートベクターマシンベースの検出器(識別器)に関する考察も行い、ソフトウェアシミュレーション評価とアルゴリズムのハードウェア化に関する考察を実施した。これらの性能評価のためにFPGAボードを用いたソフトウェア/ハードウェア協調設計環境を構築し、開発アルゴリズムのハードウェア化の指針を得るための開発環境を構築した。連想メモリに関しては、更なる低消費電力化や高速化についてアーキテクチャの検討を行った。

Current Status of Research Progress
Current Status of Research Progress

3: Progress in research has been slightly delayed.

Reason

当初の予定ではこれまでに開発しているアルゴリズムをベースに、アーキテクチャの開発を行う予定であったが、複数の実アプリケーションへの応用可能性向上のために、アルゴリズムの更なる性能向上を図ることにした。まず、画像情報をベースにしたオブジェクト抽出に関して、複数のアルゴリズムを開発し、オブジェクト検出精度に関する評価を行うことで、アルゴリズムの改良を行った。これによりカメラが動く場合にも対応できるアルゴリズムを開発することができた。次に、ビルトイン並列特徴抽出向けの顔検出や車検出のアプリケーション用のハードウェアアルゴリズムを開発した。これにより、現在の特徴量抽出の有効なアプリケーションに対するハードウェア化の指針をえることができた。次に、車載向けアプリケーションなどに代表される複雑なオブジェクトを取り扱う場合には、画像処理アルゴリズムの更なる改良が必要であることがわかったため、これに関していくつかのアルゴリズムを調査すると共に、ハードウェア化する際のトレードオフを検討した。このようなハードウェア向けアルゴリズム/アーキテクチャの評価には、ソフトウェア/ハードウェア協調設計環境が必要であるため、FPGAとカメラを購入して、これを用いた開発環境の整備を優先して行った。現在、D-SIFTアルゴリズムを用いた特徴量抽出とサポートベクターマシンによる検出器のアーキテクチャを開発中である。当初予定していた連想メモリベースの自動学習アルゴリズムの開発がうまくいっていないため、別のアルゴリズムを含めた検討を行っている。現在、サポートベクターマシンとニアレストネイバーを用いたクラスタリングによる学習ができないか等の検討を開始している。

Strategy for Future Research Activity

画像情報をベースにしたオブジェクト抽出に関しては、初年度に開発している複数のアルゴリズムのアーキテクチャを開発し、現在構築中であるソフトウェア/ハードウェア協調設計環境での評価を行いたいと考えている。また、現在開発している複雑なオブジェクト検出のためのD-SIFTを用いたアルゴリズムをベースにして、高解像度画像のオブジェクトのリアルタイム処理(検出や識別)が可能なハードウェア化に適したアルゴリズムとアーキテクチャの開発を進めたいと考えている。そして、開発した方法の検出精度のトレードオフをソフトウェア/ハードウェア協調設計環境上で評価することにより、最終的なアーキテクチャを決定し、そのFPGA上への実装を進める予定である。検証するアプリケーションとしては、リアルタイム性が要求される車載用の車検出、人検出、標識検出等を検討したいと考えている。また、アダプティブな自動学習アルゴリズムを開発するために、サポートベクターマシンによる学習アルゴリズムを用いた方法が可能かどうかについて引き続き検討を行い、ハードウェア化の際のトレードオフについて検討を行いたいと考えている。これらの開発したアルゴリズム/アーキテクチャはFPGA化を行うことで、まずLSIハードウェア化の問題点やアーキテクチャのボトルネックなどを洗い出し、今後のLSIチップによる専用ハードウェア化を目指した改良を行うことを考えている。

Expenditure Plans for the Next FY Research Funding

当初の研究費の使用計画では、初年度に開発したLSIアーキテクチャの問題点を改良したLSIチップ試作を行う予定であったが、昨年度は上述のように画像情報をベースにしたオブジェクト抽出や検出に関しては、複数の画像処理アルゴリズムの開発を先行して行った。また、複雑なオブジェクト検出のためのD-SIFTを用いたアルゴリズムやサポートベクターマシンによる学習アルゴリズムの開発などを優先したため、今年度はこれらのアルゴリズムの性能評価やそれに基づいたアルゴリズムの改良と、ハードウェア化する際の課題を解決したアーキテクチャの開発に研究費を使用する予定である。特にハードウェア化の際の課題については、実際にアーキテクチャを実現しての評価が重要なため、当初予定のLSIチップ試作では、試作後に改良や変更が難しいため、FPGA上に実装して基本性能の評価を進めることを考えている。そこで、FPGAとカメラを用いたソフトウェア/ハードウェア協調設計環境の拡充を図ることを優先し、これを用いて開発したアルゴリズムとアーキテクチャの評価/検証を行うことに研究費を使用する。そのためには、FPGA評価ボードの購入やFPGA開発ソフトウェアやアプリケーション評価のためのシミュレーションソフトウェアなどの購入を検討している。今後ハードウェア化の課題が解決して、アーキテクチャが固まれば、LSIチップ試作も検討したいと考えている。

  • Research Products

    (7 results)

All 2012 2011

All Journal Article (1 results) (of which Peer Reviewed: 1 results) Presentation (5 results) Patent(Industrial Property Rights) (1 results)

  • [Journal Article] A Scalable Massively Parallel Processor for Real-Time Image Processing2011

    • Author(s)
      T. Kurafuji, M. Haraguchi et al and T. Koide, H.J. Mattausc, K.Arimoto
    • Journal Title

      IEEE journal of solid-state circuits

      Volume: Vol.46, No.10 Pages: 2363-2373

    • Peer Reviewed
  • [Presentation] Improved Region-Growing Image-Segmentation Algorithm Using Dynamic Connection Weight Calculation Based on Mean Value of Exited Pixels2012

    • Author(s)
      N. Kawakami, R. Kimura, T. Sugahara, T. Koide, H.J. Mattausch
    • Organizer
      Synthesis And System Integration of Mixed Information technologies 2012 (SASIMI2012)
    • Place of Presentation
      別府市, 大分県
    • Year and Date
      2012年3月8日
  • [Presentation] Compact Multi-Bit Encoder for High Speed Frequency-Mapping AssociativeMemory2011

    • Author(s)
      S. Sasaki, M. Yasuda, A. Kawabata, T. Koide and H.J. Mattausch
    • Organizer
      the 2011 International Conference on Solid State Devices and Materials (SSDM2011)
    • Place of Presentation
      Nagoya, Japan
    • Year and Date
      2011年9月29日
  • [Presentation] HW/SW Co-design of Region Growing Image Segmentation2011

    • Author(s)
      M. Omori, T. Koide and H. J. Mattausch
    • Organizer
      the 26th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2011)
    • Place of Presentation
      Gyeongju, Korea
    • Year and Date
      2011年6月21日
  • [Presentation] Application of Composite Haar-like features to Face Detection with Massive-Parallel Memory-Embedded SIMD Matrix Processor2011

    • Author(s)
      H. Hiramoto, T. Koide, H. J. Mattausch and T. Kumaki
    • Organizer
      the 26th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC2011)
    • Place of Presentation
      Gyeongju, Korea
    • Year and Date
      2011年6月20日
  • [Presentation] パスエンコーディング手法を用いた周波数マッピング連想メモリの高速化2011

    • Author(s)
      佐々木静龍,安田雅浩,川畑明雄,マタウシュ ハンス ユルゲン,小出哲士
    • Organizer
      電子情報通信学会技術研究報告.VLSI設計技術
    • Place of Presentation
      北九州市, 福岡県
    • Year and Date
      2011年5月11日
  • [Patent(Industrial Property Rights)] 連想メモリ2011

    • Inventor(s)
      マタウシュハンスユルゲン, 小出哲士, 安田雅浩, 佐々木静龍
    • Industrial Property Rights Holder
      広島大学長
    • Industrial Property Number
      特許: 特願2011-243733
    • Filing Date
      2011年11月07日

URL: 

Published: 2013-07-10  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi