2011 Fiscal Year Research-status Report
Ｓｉ基板上III－V族半導体／Ｈｉｇｈ－ｋゲートを用いた新構造トランジスタの開発
| Project/Area Number |
23560422
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
前元 利彦 大阪工業大学, 工学部, 准教授 (80280072)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐々 誠彦 大阪工業大学, 工学部, 教授 (50278561)
井上 正崇 大阪工業大学, 工学部, 教授 (20029325)
|
|---|
| Project Period (FY) |
2011-04-28 – 2014-03-31
|
| Keywords | 化合物半導体 / 高速・低消費電力 / InAsヘテロ構造 / ヘテロ接合トランジスタ / High-kゲート絶縁膜 / セルフスイッチングダイオード |
|---|
| Research Abstract |
ロジックLSIを構成しているSi-MOSFETは微細化による特性向上の限界に達しており、非Si材料の利用が期待されている。集積化が進み低消費電力性も求められることから、Siよりも低バイアスで高速動作ができるInAsやInSbなどのIII-V族化合物半導体を伝導チャネルに用いることがメーカーでも検討され、ヘテロ接合トランジスタにおけるデバイスのプロセス技術の開発は重要であることから本研究を実施した。 良好なオーミックコンタクトはInAs-HFETにおける伝達コンダクタンス向上のためには重要であることから、今年度はまずコンタクト抵抗の低抵抗化について取り組み、InAs-HFETに用いる電極材料の選択、熱処理プロセスを検討した。ニッケルを用いた熱処理プロセスを用いることでソース・ドレイン電極とInAs層とのコンタクト抵抗を0.024Ωmmまで低減でき、従来用いていたパラジウムによるオーミックコンタクトと比べ大幅に低抵抗化できることを見出した。さらに、ゲート絶縁膜/半導体界面の界面準位密度低減のために、塩酸系溶液処理による界面の清浄化についても新しい知見を得た。X線光電子分光法による分析の結果、塩酸処理によって自然酸化膜の除去、硫化アンモニウム溶液処理による硫黄終端化を確認してプロセスの改善を行った。 他方、ナノテクノロジーの進展により、従来とは全く異なる原理で動作するデバイスの研究も活発化している。中でも、セルフスイッチングダイオード（Self-switching diode; SSD）はpn接合やショットキーダイオードのような異なる材料の接合を用いないため、構造が簡単でかつ高速で動作が可能である優位性を持っている。本研究においても、ナノ構造のプロセス開発とSSDの特性評価を行い、InAs/AlGaSbへテロ構造を用いてSSDを実現し、回路応用へ向けた新しい知見を得た。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
シリコン（Si）デバイスにおける微細化のトレンドなどの諸問題の解決も念頭に、自在なデバイス設計を将来実現するためには基盤となる新材料の開発を含め、構造制御とプロセス開発が集積化の観点からも重要である。 本研究では、エネルギーバンド構造の設計自由度が大きなアンチモンベースのIII-V族化合物半導体を基盤材料として、高品質結晶薄膜および酸化物バッファを用いた結晶成長技術によりSi基板上への化合物半導体成長技術を開発する。デバイスプロセスについては、III-V族半導体/酸化物複合構造や高誘電率(High-k)酸化物との急峻な界面を実現して、微細ゲートを持つ新構造III-V族系高速MOSFETへの展開を念頭に研究を進めている。 Si基板上への酸化物バッファ層の形成プロセスについては、酸化物エピタキシー用手動メタルマスク機構を導入し、さまざまな条件の酸化物をSi基板上に一気に形成し、研究サイクルの高速化を図っており、徐々に成果も出ている。本年度はニッケルを用いたオーミックコンタクトやプロセスについても検討し、従来用いていたパラジウムによるオーミックコンタクトと比べ大幅に低抵抗化できることを見出した。さらに、塩酸処理による自然酸化膜の除去、硫化アンモニウム溶液処理による硫黄終端化などの溶液処理も導入し、ゲート絶縁膜/半導体界面の界面準位密度の低減も実現した。 以上のことから、現在までの達成度については装置の導入も含めて概ね順調に進展していると言える。
|
| Strategy for Future Research Activity |
昨年度に購入した手動メタルマスク機構を利用して、Si基板上へ様々な高品質酸化膜バッファを形成する。バッファ層としてプロセス耐性と絶縁性の高い酸化保護膜の形成に努める。高品質バッファ層をSi基板上で実現し、Si基板上GaAsエピタキシャル膜の成長を行う。酸化物バッファ層上にさらに極薄GaSb, AlSb層を形成し、チャネル層を含む量子井戸構造部を成長させる。絶縁膜成膜時の表面状態や量子井戸とのヘテロ界面をコントロールしながら、安定な極薄ゲート絶縁膜を作製するための作製条件を見出す。様々な手法によって得られたHigh-kゲート絶縁膜の絶縁特性、熱的安定性や耐酸素バリアー性に影響を及ぼす誘電率とエネルギー障壁の関係も考慮して、デバイスに最適なHigh-k材料も検討する。 ヘテロ接合トランジスタの特性はゲート駆動能力や電子移動度の向上によって改善されるため、半導体パラメータアナライザによる電流－電圧測定によって、主な寄生容量であるゲートリーク電流、チャネル容量、ソース・ドレイン抵抗や出力コンダクタンス低下、サブスレッショルド特性の劣化、耐圧などのショートチャネル効果についても詳しく調べる。ゲート絶縁膜の基礎物性のデータを蓄積しながら、High-k材料の膜質と界面物性がトランジスタ特性に及ぼす影響や信頼性との関係を実験データから明らかにして、高性能なトランジスタ実現に向けて高い相互コンダクタンスが得られるデバイス構造を見出す。 High-kゲート絶縁膜のトランジスタでは捕捉された電子の影響によってセルフ・ヒーティングが生じ実動作に比べて劣った計測結果となるが、現在のところInAs系HEMTでの実験的研究報告例はほとんどない。そこで短パルス電流－電圧特性を評価し、高周波・高電界領域における輸送特性も含めて極低温から室温まで詳しく調べ、デバイスの動作特性に関する様々な知見を得る。
|
| Expenditure Plans for the Next FY Research Funding |
結晶成長およびホール効果の測定を行うために高純度金属材料や高純度酸化物材料、電気特性測定用の液体窒素などの消耗品が必要となる。また高周波特性・高電界領域における輸送特性評価においては、極低温から室温まで詳しく調べるため、試料ホルダーなど電子部品の消耗品が必要となる。一方、セルフ・ヒーティングの問題を解決するために、化合物半導体短パルス電流－電圧特性評価装置を導入し、10 nS以下のゲートパルス電圧印加による電流―電圧特性を測定し、化合物半導体/絶縁膜界面を評価することを検討している。DC測定との比較を行い、相互コンダクタンスの劣化や信頼性評価を行うためには是非とも必要な装置である。繰越し額の予算については、測定回路基板やBNCコネクタなどの少額消耗品に利用していく予定である。 平成24年度以降もデバイス評価を中心に研究を進める予定であるが、MBE法によるへテロ構造の結晶成長と電気的特性評価も同時に行う必要があり、高純度金属化合物、測定用液体窒素などの消耗品費が継続的に必要となる。研究を進める上での研究調査旅費および成果発表のための国内外の旅費（国内2回程度、海外渡航1回として算出）も確保する必要がある。
|
Research Products
(4 results)
