2012 Fiscal Year Research-status Report
Ｓｉ基板上III－V族半導体／Ｈｉｇｈ－ｋゲートを用いた新構造トランジスタの開発
| Project/Area Number |
23560422
|
|---|
| Research Institution | Osaka Institute of Technology |
|---|
Principal Investigator |
前元 利彦 大阪工業大学, 工学部, 准教授 (80280072)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐々 誠彦 大阪工業大学, 工学部, 教授 (50278561)
井上 正崇 大阪工業大学, 工学部, 教授 (20029325)
|
|---|
| Keywords | 化合物半導体 / 高速・低消費電力 / InAsヘテロ構造 / ヘテロ接合トランジスタ / High-kゲート / セルフスイッチングダイオード |
|---|
| Research Abstract |
ロジックLSIを構成しているSi-MOSFETは微細化による特性向上の限界に達しており、非Si材料の利用が期待されている。集積化が進み低消費電力性も求められることから、Siよりも低バイアスで高速動作ができるInAsやInSbなどのIII-V族化合物半導体を伝導チャネルに用いることがメーカーでも検討され、ヘテロ接合トランジスタにおけるデバイスのプロセス技術の開発は重要であることから本研究を実施した。
昨年度は、InAs-HFETにおける伝達コンダクタンス向上のためのオーミックコンタクトについて研究を進め、コンタクト抵抗の低抵抗化を実現した。ニッケルを用いた熱処理プロセスを用いることでソース・ドレイン電極とInAs層とのコンタクト抵抗を0.024Ωmmまで低減でき、従来用いていたパラジウムによるオーミックコンタクトと比べ大幅に低抵抗化できることを見出した。
今年度は、特にゲート絶縁膜/半導体界面の界面準位密度低減のための界面の清浄化プロセスについて研究を行った。InAs/AlGaSb系ヘテロ接合トランジスタにおいては、GaSb表面での自然酸化膜の発生が界面準位密度の増加の原因となっている。そこで、塩酸系溶液処理によるGaSb界面の清浄化を検討した。X線光電子分光法による分析の結果、塩酸処理によってGaSb上の自然酸化膜が除去されていることを確認した。昨年度に得られたオーミック電極の熱処理プロセスと、今年度の絶縁膜/半導体界面への塩酸系溶液処理のプロセスを併用して、InAs系ヘテロ接合トランジスタを作製した。その結果、ゲート長2μmの素子で伝達コンダクタンスgm=450mS/mmが得られ、絶縁膜/半導体界面を清浄化しないものと比べて出力特性が大きく改善された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
シリコン（Si）デバイスにおける微細化のトレンドなどの諸問題の解決も念頭に、自在なデバイス設計を将来実現するためには基盤となる新材料の開発を含め、構造制御とプロセス開発が集積化の観点からも重要である。
本研究では、エネルギーバンド構造の設計自由度が大きなアンチモンベースのIII-V族化合物半導体を基盤材料として、高品質結晶薄膜および酸化物バッファを用いた結晶成長技術によりSi基板上への化合物半導体成長技術を開発する。デバイスプロセスについては、III-V族半導体/酸化物複合構造や高誘電率(High-k)酸化物との急峻な界面を実現して、微細ゲートを持つ新構造III-V族系高速MOSFETへの展開を念頭に研究を進めている。
昨年度から継続してニッケルを用いたオーミックコンタクトについてもプロセス改善を行いながら、さらに、塩酸処理によるGaSb自然酸化膜の除去のため溶液処理も導入し、X線光電子分光法によって、半導体表面の状態について詳しく調べた。ゲート絶縁膜/半導体界面の界面準位密度低減のための界面の清浄化プロセスを開発し、界面準位密度の低減を実現した。特に、今年度は、オーミックおよびゲートスタックのプロセスをInAs系ヘテロ接合トランジスタに応用し、伝達コンダクタンスが大きく改善された出力特性を得た。Si基板上への酸化物バッファ層の形成プロセスについても、SrTiO3やAl2O3などの酸化物を原子層単位でSi基板上に成長し、Si上InAs系ヘテロ接合トランジスタへの最適化を行っている。また、科研費で導入した酸化物エピタキシー用手動メタルマスク機構で研究サイクルの高速化・効率化を図っている。
以上のことから、現在までの達成度については概ね順調に進展していると言える。
|
| Strategy for Future Research Activity |
手動メタルマスク機構を利用して、Si基板上へSrTiO3やAl2O3などの高品質酸化膜バッファを形成する。バッファ層としてプロセス耐性と絶縁性の高い酸化保護膜の形成に努める。高品質バッファ層をSi基板上で実現し、酸化物バッファ層上にさらに極薄GaSb, AlSb層を形成し、チャネル層を含む量子井戸構造部を成長させる。ゲート絶縁膜についても、半導体との相性の良いGa2O3の導入を検討し、絶縁膜成膜時の表面状態や量子井戸とのヘテロ界面をコントロールしながら、安定な極薄ゲート絶縁膜を作製するための作製条件を見出す。High-kゲート絶縁膜の絶縁特性、熱的安定性や耐酸素バリアー性に影響を及ぼす誘電率とエネルギー障壁の関係も考慮して、デバイスに最適なHigh-k材料を検討する。
High-kゲート絶縁膜のトランジスタでは捕捉された電子の影響によってセルフ・ヒーティングが生じ実動作に比べて劣った計測結果となるが、現在のところInAs系HEMTでの実験的研究報告例はほとんどない。そこで、最終年度では、短パルス電流－電圧特性を評価し、高周波・高電界領域における輸送特性も含めて極低温から室温まで詳しく調べ、デバイスの動作特性に関する様々な知見を得る。結晶成長およびホール効果の測定を行うために高純度金属材料や高純度酸化物材料、電気特性測定用の液体窒素などの消耗品が必要となる。また高周波特性・高電界領域における輸送特性評価においては、極低温から室温まで詳しく調べるため、試料ホルダーなど電子部品の消耗品が必要となる。一方、セルフ・ヒーティングの問題を解決するために、化合物半導体短パルス電流－電圧特性評価装置によって10 nS以下のゲートパルス電圧印加による電流―電圧特性を測定し、化合物半導体/絶縁膜界面を評価することを検討している。
|
| Expenditure Plans for the Next FY Research Funding |
次年度繰越金が生じた理由については、研究代表者・分担者ともに今年度は電子材料や部品などの消耗品を効率的に利用できたため、残額の研究費を電子材料や部品購入のため最終年度に繰り越すことにした。繰越額と平成２５年度の研究費については主として、基板材料、各種酸化物ターゲット材料、電子部品の消耗品費として使用する予定である。また、最終年度の成果発表のための旅費としても利用する計画である。
|
