2012 Fiscal Year Research-status Report
時空間軸上のランダムばらつきをフィールド上で削減するＳＲＡＭ端子電位制御の研究
| Project/Area Number |
23560424
|
|---|
| Research Institution | Fukuoka Institute of Technology |
|---|
Principal Investigator |
山内 寛行 福岡工業大学, 情報工学部, 教授 (70425239)
|
|---|
| Keywords | ＲＴＮ |
|---|
| Research Abstract |
本研究の全体の目的は、製造後、時間軸上でランダムに変調する閾値電圧Vtの動的なばらつき量σVtを擬似的に検出する手法、再び収束させる事を前提にした新たなVLSI設計手法を考案することであり、中間年のH24年度はそのために以下の研究を進めた。
(1)H23年度で得られたコンセプト設計、モデリングに基づき、H23年度までに発表された最新のMOSFET特性、RTNを含むσVt値を更新し再実験。此処までに導き出された結論との比較検証を実施、モデリングを改良。特に、畳み込み、逆畳み込みの解析手法のモデリングを追加した。その検証結果に基づき、必要なσVt削減値の決定。削減のための製造後 Vt収束用印加Biasの電極選定と印加Bias・時間値の決定。
(2)実効的なσVt_limit値向上のためのマージンアシストオフセット電圧制御電極とBias値の決定。(レプリカ回路・Bias条件可変チューニング幅、手段決定） (3) 上記(1)と(2)で得られた研究成果を、査読付きの国際学会で8件で発表し（予定を含む）、査読付きの学術論文誌に7件投稿し、7件採択され、掲載が決定した。
これまでに得られた成果の意義は、RTNによる閾値電圧Vtの変調幅が、従来のRDFによる閾値電圧Vtの変調幅に比較して同等か、大きくなった場合の各種設計へのインパクトを定量的に示した。例えば、製品出荷前のスクリーニングテスト電圧条件の必要変更量と歩留まり損失量を統計的な解析手法から得られた結果から明らかにした。さらに、スクリーニングだけでなく必要なマージンアシスト量も同様に明らかにした。特に、モデリングの誤差が各種設計に及ぼす影響を定量化に示し学会や学術論文でも評価された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
RTNがσVtで支配的になる時代のSRAM設計・統計解析手法のConcept確立を目指し、具体的に以下の内容が実施でき、その結果を最新のデバイス情報で更新して、その成果が外部からも一定の評価を得た。具体的には、査読付き国際学会発表８件（予定を含む）、学術論文誌７件掲載が確定した。H23年度までに発表された最新のMOSFET特性、RTNを含むσVt値を更新し、此処までに導き出された結論との比較検証を実施しモデリングを改良した。特に、畳み込み、逆畳み込みの解析手法のモデリングを追加した。具体的には以下の通り。
(1)RTNを含んだσVt分布(Log-normal分布等)とSRAM不良確率のVdd,Offset_Bias感度解析
(2)RTNによるVt変調振幅を境界条件にして誤動作をするレプリカ回路Concept設計
(3)レプリカ回路の誤動作頻度に応じてMargin Assist用ΔOffset_BiasとΔVddを適用的に自動チューニングするConcept設計とOffset_Biasを対象セルに選択的に印加する手法の考案
(4)RTNの原因であるGate直下のトラップ電荷を選択的に引抜く手法、印加Bias制御のConcept設計→レプリカ回路の誤動作頻度で制御
(5)印加BiasとRTN電荷引き抜き確率の定量化を行なうためにモデル化
|
| Strategy for Future Research Activity |
<平成25年度の研究実施項目と具体的内容>
1) H24年度のClosing Review結果とその時代に発表されるIEDM等の学会情報や更新されるRTNを含むσVt値、BPTMモデルの22nm/15nm/11nmのデータに基づき、最終的なデバイスパラメータ条件を決定し、再シミュレーション実験を行い最終年度のまとめを行う。
2) Vt変動の部位特定とVt収束システムのトランジスタレベルの設計と、システムの消費電力・面積コストパフォーマンスに対する効果の最終算定（損得の定量的比較算定
3) 積層電源電位の安定化アナログ設計、リーク電流リサイクル、ばらつき抑制効果の最大化設計。
4) これまでの成果を国際学会５件、学術論文３件を投稿して研究成果の情報発信を行う。
|
| Expenditure Plans for the Next FY Research Funding |
平成24年度は、積極的な学会発表を行ったため研究費使用が269,511円超過することとなった。平成25最終年度でまとめの年度でもあるので、以下の２点を中心に予算を執行する。
（１）統計解析プログラム作成の補助、設計シミュレーション解析の補助、レイアウト作業の補助、データ整理作業の補助は、大学院の5人の学生にお願いするが、大学内で規定された時給800円をベースに以下の総時間の予算を計上している。
H25年度は 計400時間 (3～5人の合計時間)
（２）研究成果の発表のための海外出張旅費、国際学会参加費、論文掲載費
|
Research Products
(17 results)
-
-
-
-
-
-
-
[Journal Article] Compact Measurement Schemes for Bit-Line Swing, Sense Amplifier Offset Voltage, and Word-Line Pulse Width to Characterize Sensing Tolerance Margin in A 40nm Fully Functional Embedded SRAM2012
Author(s)
Yen-Huei Chen, Shao-Yu Chou, Quincy Lee, Wei-Min Chan, Dar Sun, Hung-Jen Liao, Ping Wang, Meng-Fan Chang, Hiroyuki Yamauchi
-
Journal Title
IEEE Journal of Solid-State Circuits
Volume: Volume: 47
Pages: 969 - 980
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
