2012 Fiscal Year Research-status Report
超高速通信システムに対応したロバスト同期回路の研究
Project/Area Number |
23560462
|
Research Institution | The University of Shiga Prefecture |
Principal Investigator |
岸根 桂路 滋賀県立大学, 工学部, 准教授 (20512776)
|
Keywords | 同期回路 / ロバスト / 光通信 / 微細デバイス / 高速 / 低ジッタ / 低雑音 |
Research Abstract |
光通信システムの高性能化実現にむけ,超高速送受信システム装置において,20nm~65nmクラスの微細化されたデバイス適用が必須である.フォトディテクタ・トランスインピーダンスアンプで光信号を電気信号に変換後,同期回路においてクロック抽出・データ再生を行う.同期回路出力信号が後段の大規模信号処理回路に入力され,同期回路のロバスト性向上は必須の課題である.このロバスト性向上実現にあたり,下記の項目を実施した. 65nm-CMOSデバイスプロセスを使用し,リング型発振回路(リング型VCO回路)の回路設計からレイアウト設計までを実施し,発振特性の評価・検証を行った.等価回路モデルを導入し,発振周波数の理論値と実測値を詳細比較し,物理レイアウトによる寄生抵抗・容量の影響の明確化した.さらに,同期回路内発振器のジッタ特性に強く依存する同期出力信号のジッタ特性向上を目的とし,インダクティブピーキングを利用したゲート回路をリング型VCOに一部,適用し,設計・試作を実施した.検証・評価により,このインダクティブピーキング型構成によるVCOの低ジッタ動作が可能であることが明らかとなった.また,同期回路として65nm-CMOS PLLを試作し,評価検証により同期周波数の実測値が理論計算値とほぼ合致したことを確認した.このことより,回路設計レベルでは現れない物理項(寄生抵抗・寄生容量)の見積り手法の有効性が明らかとなった.
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
リング型VCOの等価回路モデルを構築し,発振周波数のリファレンス電圧依存特性の理論値と,実回路の実測値とを比較・検証し,ほぼ理論値どおりのVCO発振周波数特性が得られることを確認した.このことにより,リング型VCO等価回路モデルの動作特性解析に有効であることが示された.さらに,インダクティブピーキングを利用したゲート回路を従来ゲート回路から一部置き換えたインダクティブピーキング型VCOを試作・評価し,実測により位相雑音特性が-80dB@1MHzから-90dB@1MHzに改善することが確認できた.このことにより,提案構成VCOの低ジッタ特性が得られることが,シミュレーションと実測により明らかとなった.また,簡易型ラグリードフィルタを内蔵したPLLを設計し,10GHz近辺での同期動作を確認するとともに,低ジッタ特性(0.9psrms)と低位相雑音特性-105dB@1MHzを実現し,設計手法の有効性を確認した.BCDRに関しては,バーストCDRはAND回路とセレクタ回路からなる構成を考案し,シミュレーションにより同期動作が可能なことが明らかとなった.
|
Strategy for Future Research Activity |
インダクティブピーキング型VCO動作の理論と実チップの詳細解析を実施する.特に,位相雑音特性の観点から理論・実測値の詳細検証を実施する. さらに,同期回路に当該VCOを実装した時の低ジッタ化効果を理論・シミュレーションで明らかにする.また,PLLにおける10GHzの高周波動作領域での実チップの雑音特性の詳細評価を実施し,位相雑音特性のフィルタのパラメータ依存を明確にするとともに,同期周波数,プルインレンジ,ジッタの観点から理論による見積もり,シミュレーション結果と実測値を比較し,時定数の動作への影響を明確化する.また,バーストCDRに関して,回路構成の観点からジッタの出現が不可避であることから,ジッタ生成量と回路構成,デバイスの動作速度の関係を明確にし,ロバストな同期回路動作の実現につなげる.
|
Expenditure Plans for the Next FY Research Funding |
1.設備備品費:より広帯域な回路適用によるロバスト性の向上を検証するため,65nmCMOSトランジスタによるアクティブインダクタ回路システムを開発する(TSMC 300万円).ジッタ評価時のリファレンス電圧発生用制御ボード(FPGA信号制御用ボード:36万円). 2.国際会議参加:昨年度の成果を米国にて発表(MWSCAS2013) (6 万円). 3.外国旅費:昨年度の成果を米国にて発表(MWSCAS2013) (30 万円). 4.国内旅費:NTT厚木通信研究所において,研究打合せを3回実施する(3万円×3回).
|