2013 Fiscal Year Annual Research Report
超高速通信システムに対応したロバスト同期回路の研究
| Project/Area Number |
23560462
|
|---|
| Research Institution | The University of Shiga Prefecture |
|---|
Principal Investigator |
岸根 桂路 滋賀県立大学, 工学部, 准教授 (20512776)
|
|---|
| Keywords | 同期回路 / ロバスト / 極微細デバイス / CMOS / 安定動作 / 瞬時同期 / 65nm / VCO |
|---|
| Research Abstract |
最終年度は，65nm-CMOSデバイスよるインダクタティブピーキング型VCOの実ICチップの評価を行い，小信号等価回路モデルによる動作解析結果と比較した。ピーキング特性による低ジッタ化が実測によっても確認され，ロバストな同期回路の実現にむけ，提案モデルの有効性と提案VCO構成による低ジッタ化効果が確認された。さらに，高周波になるほど，IC出力部における高周波信号減衰が顕著となり，同期回路の出力信号が不安定となるが，これに対し，ハイパスフィルタを応用したプリエンファシス回路を提案し，25Gb/s出力時のアイパターン改善効果を65nm-CMOSデバイスパラメータを用いた回路シミュレーションにより確認している。同期回路としては，アナログPLLの実ICの同期特性を評価し，従来アナログ同期回路方式の限界を確認している。 さらに，超高速光通信システムの信号処理装置において，信号処理システムの安定動作を決定付ける送受信機能において，ロバストな受信同期動作実現にむけ，前年度までのバッファ回路とVCOに関する解析結果・試作実績を踏まえ，従来アナログ方式のサイクルスリップ現象を回避するために，対称ループ型バーストモードCDR回路構成を提案した。本構成は，12.5Gb/s÷n(n=1,2,4,8..) で同期であり，かつ入力データの1ビット目から同期が可能となる。さらに，使用するAND回路のOR回路の論理関係に着目し，レイアウト上は同一構成で，入出力信号の反転を組み合わせることで，シンプルかつ瞬時同期可能な構成であることがシミュレーションで確認し，一部評価も実施した．本構成により，課題となっていたサイクルスリップ現象を回避可能かつ高速同期動作が可能となり，また回路構成も数点の論理回路とゲート回路から構成されることから，新たなロバスト同期回路が実現できた。
|
