2011 Fiscal Year Research-status Report
| Project/Area Number |
23560482
|
|---|
| Research Institution | Tokyo University of Agriculture and Technology |
|---|
Principal Investigator |
藤吉 邦洋 東京農工大学, 工学(系)研究科(研究院), 准教授 (80242569)
|
|---|
| Project Period (FY) |
2011-04-28 – 2014-03-31
|
| Keywords | Merged FT-squeeze |
|---|
| Research Abstract |
3次元配置について、新たな表現方法として"Merged FT-squeeze"を提案し、これを査読付きの国内ワークショップで発表の後、国外の他の研究機関との先陣争いが激しかったので急ぎ、国際会議で発表を行った。この国際会議は米国電気電子学会IEEEの主催であり、しかも米国の隣国であるメキシコで開催されたので、当該分野の研究で独走している米国の研究者へ的確かつ迅速に我々の研究成果が伝わったものと思われる。なお、Merged FT-squeezeは今年度の研究計画で記載していた「（我々が既に提案していた）Multi-sequenceに取って替わることが出来る、3次元配置でも表現できる方法」に該当し、Multi-sequenceの最大の欠点である、表現が複雑であるがために探索し辛いという欠点を克服した方法である。また、数理計画パッケージについて、IBMが販売してるCPLEXが大学での教育研究目的では無料で使うことが出来る様になったという情報を他の研究者から知らされたので、早速これを入手し、その線形計画法の機能を使って配線長を徹底的に短くするための研究を進めている。この研究はまだ学会発表をしていないが、着々と進捗している。研究に必要である数理計画パッケージとして無料でCPLEXを使えたため、平成23年度に購入を予定していた国産のNUOPTはまだ購入していないが、非線形計画法の機能が無料のCPLEXにはないため、来年度にはNUOPTもしくは他の数理計画パッケージで非線形計画法を内蔵したものを購入しなくてはならないであろう。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
3次元配置の表現方法として、既に提案していたMulti-sequenceに加えて、より実用的に使い易いMerged FT-squeezeを提案し、それを1年という短期間内に査読付きの国内学会および国際会議で発表したという進捗状況は優れたものと思われる。しかし、配置の正確な評価のために数理計画パッケージを用いて評価を行なう研究については、成果が得られつつあるが学会発表に至らなかったのは残念である。
|
| Strategy for Future Research Activity |
3次元配置の表現方法 Merged FT-squeezeについて、その計算複雑度などの根本の理論を明らかにすると共に、様々な角度からの評価実験を行なう。そして、論文誌投稿する。Multi-sequenceについても、実験を増強の上、論文誌投稿する。また、3次元配置における配線長の評価を、Through Silicon Via (TSV)の位置を特定しての正確な評価方法でも可能にすべく、数理計画法を駆使した手法を色々と考案し、計算機実験により優劣を確かめる。そしてまた、真の3次元配置の表現方法DTSに基づいて探索を効率化する方法について、何が優れているのかを明らかにする。
|
| Expenditure Plans for the Next FY Research Funding |
H23年度に購入を予定していた数理計画パッケージをNUOPTについては、無料にて線形計画法だけの数理計画法パッケージCPLEXが使えたため、その購入を1年遅らせた。また、3次元配置の表現方法"Merged FT-squeeze"の研究が非常に順調に進捗して次々と査読に通ったため、予想外の早さでその成果発表のための旅費が必要になった。そこで、H23年度に購入を予定していた計算機を断念し、数理計画法パッケージの購入を遅らせた分の一部と合わせて旅費に回した。H24年度には非線形計画法を装備した数理計画法パッケージを購入する。これには約100万円が必要である。また、配線長の正確な評価のためVDEC (VLSI Design and Education Center)を通して入手できる商用自動レイアウトツールを走らせることを目的とし、多くのメモリを積んだワークステーションを購入する。その他に、成果発表のための旅費が多く必要となると想定している。
|
