2012 Fiscal Year Research-status Report
| Project/Area Number |
23560482
|
|---|
| Research Institution | Tokyo University of Agriculture and Technology |
|---|
Principal Investigator |
藤吉 邦洋 東京農工大学, 工学(系)研究科(研究院), 准教授 (80242569)
|
|---|
| Keywords | TSV / 解空間 / Merged FT-squeeze |
|---|
| Research Abstract |
TSVの位置を考慮して3次元フロアプランを探索するシステムの構築のため、線形計画法を用いた探索手法を一部作成して計算機実験したところ、隣接解定義により張られる解空間すなわち隣接解生成手法が解の探索効率に大きな影響を及ぼすという問題が隠れていることに気付いた。そこで、まずは最終的なシステム作成の前に立ちはだかるこの問題を解決すべく、3次元LSIフロアプラン探索に適した解空間について研究を行って解決の糸口の一つを見出し、これを国内学会で発表の後、スペインでの国際会議で発表を行い、更に論文誌に投稿して採録され3月号に掲載された。なお、この国際会議は米国電気電子学会IEEEの主催であり、しかも、3次元LSIの先端的研究においても有名なIMECの本部のあるベルギーの近くであるため、この分野の研究者へ的確かつ迅速に我々の研究成果が伝わったものと思われる。
また、真の3次元配置の効率の良い探索のため、これを表現可能なDTSに基づき探索するための様々な解空間について計算機実装して試したところ、予想外の解空間が好成績を出した。そこで、その理由を求めるべく、研究中である。
数理計画パッケージについて、昨年度は線形計画法だけを使ったので、大学での教育研究目的では無料で使用可能なCPLEX（IBM社製）を用いていたが、非線形計画法を用いた計算を行うために国産のNUOPTを購入して使い始めた。しかし、NUOPTを探索手法のプログラムに組み込んで動かしたところ、数時間が経過するとバグにてメモリを食い潰して落ちてしまうという不具合が発見され、結局、2つのバグを発見して数理システム社にプログラム修正をしてもらうということになり、これらのバグ出しや修正要求などのために多大な時間を喰われてしまったことは誠に残念であった。現在は非線形計画法も概ね安定して動くようになったので、この後は成果を出していけると期待できる。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
Through Silicon Via (TSV)の位置を考慮して3次元フロアプランを効率よく探索するシステムの構築のため、良い解空間についての知見を得て、これを国際会議発表まででなく、論文誌に掲載することを年度内にできたという進捗状況は優れたものと思われる。
しかし、配置の正確な評価のために数理計画パッケージを用いて評価を行なう研究について、成果が得られつつあるが学会発表に至らなかったのは残念である。
|
| Strategy for Future Research Activity |
まず、3次元配置における配線長の評価を、Through Silicon Via (TSV)の位置を特定しての正確な評価方法でも可能にすべく、数理計画法を駆使した手法を色々と考案し、計算機実験により優劣を確かめる。そしてこれを国内学会で発表すると共に、国際会議に採録決定まで持っていきたい。
また、3次元配置の表現方法 Merged FT-squeezeについて、様々な評価実験を行なって有効性を確認した後に、論文誌投稿したい。
そしてまた、真の3次元配置の表現方法DTSに基づいて探索を効率化する方法について、何が何故に優れているのかを明らかにして、学会発表を行ないたい。
また更に、正確な配線長評価のために、VDEC (VLSI Design and Education Center)を通して入手できる商用自動レイアウトツールを走らせることができる計算機を購入し、配線長の正確な評価や見積に使っていきたい。
|
| Expenditure Plans for the Next FY Research Funding |
昨年度は、解空間に関する研究が予想外の方面にどんどん進捗したため、レイアウトツールの初期設定などに多大なマンパワーが必要となる、VDEC (VLSI Design and Education Center)を通して入手できる商用自動レイアウトツールを走らせて配線長の正確な評価を求める計画については後回しにした。このために、多くのメモリを積んだ高価な市販自動レイアウトツール用サーバを購入しなかったために繰越金が生じた。
なお、繰越金については、商用自動レイアウトツールを走らせるための計算機の購入（以前よりも大分安価になっている）に使う予定である。
今年度は最終年度であるため、研究費の多くを研究成果発表のための旅費と論文別刷代に使う予定である。また、数理計画法パッケージの保守管理のためには約15万円が必要である。
|
Research Products
(7 results)
