2011 Fiscal Year Research-status Report
ＨＰＣ向けアクセラレータアーキテクチャ自動生成・最適化フレームワークの研究
| Project/Area Number |
23650021
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐野 健太郎 東北大学, 大学院・情報科学研究科, 准教授 (00323048)
|
|---|
| Project Period (FY) |
2011-04-28 – 2014-03-31
|
| Keywords | アーキテクチャ記述言語 / 高性能計算 / アクセラレータ / リコンフィギャラブル / 高位合成 |
|---|
| Research Abstract |
当該年度では、差分法ベースの計算およびセルオートマトンベースの計算アルゴリズムを１つのアルゴリズムドメイン（ＡＤ）として分類し、それを特徴づける項目について検討した。その結果、3次元問題に対し、このドメインの計算アルゴリズムには次の特徴があることが明らかとなった。１）タイムステップの1軸を含めると、４次元の計算格子上に表現できる。２）境界などの例外を除き、各計算格子に対する計算には規則性がある。３）各計算格子に対する計算は、前のタイムステップの近傍格子点のデータに依存する局所性を持つ。４）各計算格子に対する計算は、計算格子内のある平面上で並列性がある。 以上の、規則性、局所性、並列性を活用することのできるアーキテクチャとして、簡単な計算要素を2次元アレイ状に配置したスケーラブルストリーミングアレイ（ＳＳＡ）を考案し、ＳＳＡ上で計算を実行するための演算スケジューリングを提案した。また、本ＡＤに属する基本的な計算であるヤコビ法計算のためのＳＳＡを試作実装し、実際に正しく計算可能であること、またアレイの規模に応じて計算性能を向上可能であることを確認した。 次に、ＳＳＡアーキテクチャを中心として、様々なアクセラレータアーキテクチャを記述可能な専用言語ADL について、必要となる言語仕様案を検討した。アーキテクチャを構成する演算部と制御部について、前者は既存のデータパス生成技術を応用することが可能と考えられる一方で、後者の制御部については記述の抽象度と自由度を両立させるような方針で仕様を策定する必要があると考えている。詳細仕様の決定と設計は次年度の課題である。 最後に、HPC計算問題のＡＤ横断簡易記述言語の設計に向けて、差分法計算を簡単に記述するための専用言語を提案し、4次元の計算格子上の単位演算についてデータ依存グラフを生成することが可能なコンパイラのフロントエンド部を試作した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
1つのアルゴリズムドメインに対してではあるが、それに属する計算の特徴を分析し、その特徴を活かすことのできるアクセラレータアーキテクチャＳＳＡを提案し、その有用性を示すことができている。特に、性能解析や試作実装により理論的かつ実践的な評価を行い、基本的な計算ではあるが、実際の数値計算問題を正しくかつ高速に行うことができることを明らかにしている。ＳＳＡをはじめとしたアクセラレータの記述言語ＡＤＬについては、まだ仕様を策定中の段階ではあるが、既存の技術で達成可能な部分と、研究開発を進める必要がある部分の切り分けが出来つつあり、言語仕様案の構想を練っているところである。
|
| Strategy for Future Research Activity |
次年度以降では、まず、差分計算やセルオートマトン計算以外についても幾つか精査を行い、別のアルゴリズムドメインを２，３定義する。また、これらに適したアクセラレータアーキテクチャを提案する。次に、各アーキテクチャモデルを統一的に記述するための言語ADL の仕様を具体的に策定し、言語を設計する。設計したADLを用いて、これまでに提案しているアーキテクチャの記述を行い、アーキテクチャ記述能力が十分であるか、またハードウェアの高位合成が現実的に可能かを評価する。評価結果に基づき改良を繰り返す。 十分な機能を有したADLを設計した後、ADLにより記述したアーキテクチャコードから、既存のハードウェア記述言語HDLによる回路コードを自動生成するコンパイラの開発に着手する。コンパイラの生成したハードウェアを検証し、その性能評価を行うために、FPGAによる試作システムを構築する。FPGA上に生成ハードウェアを実装し、実計算を実行することによりADLとそのコンパイラの有効性を評価する。また、ADLにより記述した各種アーキテクチャ群である、アーキテクチャライブラリ（AL）を構築する。 最後に、本研究の最終目標である、ALから最適なアーキテクチャを選択しそのパラメータ最適化を行いながらハードウェア生成を行うためのツールの実現に向けて、各種計算アルゴリズムを統一的かつ抽象的に記述可能なドメイン横断アルゴリズム簡易記述言語の設計を行う。完全に自動化されたものではないが、アルゴリズム記述を用いてALから最適なアーキテクチャを選択するツール群を開発する予定である。
|
| Expenditure Plans for the Next FY Research Funding |
次年度では、アーキテクチャ記述から自動生成したアクセラレータハードウェアの検証および評価を行うための、FPGAを搭載した回路試作ボードを導入する。また、FPGA上に回路を実装するのに必要なFPGAコンパイラと回路シミュレータのソフトウェアライセンスを導入する。加えて、FPGAコンパイラやADLコードから生成した多数のハードウェアデータを格納するためのストレージを導入する。 この他、研究資料収集並びに成果発表のための国内外旅費と研究成果投稿料が必要となる。特に、HPC計算アルゴリズムの調査、およびハードウェア記述の高位言語と高位合成技術に関する資料収集のための旅費を計上している。また、システムソフトウェアの実装や完成システムの検証について補助を行なってもらう院生への謝金を計上している。
|
